

基于**ARM®32位的Cortex®-M4微控制器+FPU**，带**256 K字节至1024 K字节内部闪存、USBFS、CAN、18个定时器、3个ADC、16个通信接口**

功能

- **内核：带有FPU的ARM®32位的Cortex®-M4 CPU**
 - 最高200 MHz工作频率，带存储器保护单元（MPU），内建单周期乘法和硬件除法
 - 内建浮点运算单元（FPU）
 - 具有DSP指令集
- **存储器**
 - 256 K字节至1024 K字节的内部闪存存储器
 - SPI接口：额外提供高达16 M字节外部SPI闪存程序数据存储器接口
 - 高达96+128 K字节的SRAM
 - 具有16位数据总线的外部存储器控制器（XMC）：支持CF卡、SRAM、PSRAM、NOR和NAND存储器
- **XMC作为LCD并口，兼容8080/6800模式**
- **电源控制（PWC）**
 - 2.6至3.6 V供电
 - 上电复位（POR）、低电压复位（LVR）、电源电压监测器（PVM）
 - 低功耗模式：睡眠、深睡眠、和待机
 - V_{BAT}为LEXT、RTC和42个16位的电池供电寄存器（BPR）供电
- **时钟和复位管理（CRM）**
 - 4至25 MHz晶振（HEXT）
 - 内置经出厂调校的8 MHz高速内部时钟（HICK），25 °C达1 %精度，-40 °C至+85 °C达2.5 %精度
 - 32 kHz晶振（LEXT）
 - 低速内部时钟（LICK）
- **模拟模块**
 - 3个12位2 MSPS A/D转换器，多达21个外部输入通道
 - 温度传感器（V_{TS}）和内部参考电压（V_{INTRV}）
 - 2个12位D/A转换器
- **DMA：12通道DMA控制器**
- **多达112个快速GPIO端口**
 - 所有GPIO口可以映像到16个外部中断（EXINT）
 - 几乎所有GPIO口可容忍5V输入信号
- **多达18个定时器（TMR）**
 - 多达8个16位定时器+2个32位定时器，每个定时器有多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入
 - 多达3个16位带死区控制和紧急刹车，用于电机控制的PWM高级控制定时器
 - 2个16位基本定时器用于驱动DAC
 - 2个看门狗定时器（一般型WDT和窗口型WWDT）
 - 系统滴答定时器：24位递减计数器
- **多达16个通信接口**
 - 多达3个I²C接口，支持SMBus/PMBus
 - 多达3个USART/2个UART接口，支持ISO7816、LIN、IrDA接口和调制解调控制
 - 多达4个SPI接口（36 M位/秒），4个均可复用为I²S接口
 - CAN接口（2.0B主动）
 - USB全速控制器
 - 多达2个SDIO接口
- **CRC计算单元**
- **96位的芯片唯一码（UID）**
- **调试模式**
 - 串行线调试（SWD）和JTAG接口
 - Cortex®-M4内嵌跟踪模块（ETM）
- **封装**
 - LQFP144 20 x 20 mm

表 1. AT32F403 选型列表

内部闪存存储器	型号
1024 K字节	AT32F403ZGT6
512 K字节	AT32F403ZET6
256 K字节	AT32F403ZCT6

目录

1	规格说明	11
2	功能简介	13
2.1	ARM®Cortex®-M4 和 FPU	13
2.2	存储器	14
2.2.1	内置闪存存储器 (Flash)	14
2.2.2	存储器保护单元 (MPU)	14
2.2.3	内置随机存取存储器 (SRAM)	14
2.2.4	外部存储控制器 (XMC)	14
2.3	中断	14
2.3.1	嵌套的向量式中断控制器 (NVIC)	14
2.3.2	外部中断 (EXINT)	14
2.4	电源控制 (PWC)	15
2.4.1	供电方案	15
2.4.2	复位和电源电压监测器 (POR / LVR / PVM)	15
2.4.3	电压调节器 (LDO)	15
2.4.4	低功耗模式	15
2.5	启动模式	16
2.6	时钟	16
2.7	通用输入输出 (GPIO)	16
2.8	重映射功能	16
2.9	直接存储器访问控制器 (DMA)	17
2.10	定时器 (TMR)	17
2.10.1	高级定时器 (TMR1, TMR8, 和 TMR15)	17
2.10.2	通用定时器 (TMR2~5 和 TMR9~14)	18
2.10.3	基本定时器 (TMR6 和 TMR7)	18
2.10.4	系统滴答定时器 (SysTick)	18

2.11	看门狗 (WDT)	18
2.12	窗口型看门狗 (WWDT)	19
2.13	增强型实时时钟 (RTC) 和电池供电寄存器 (BPR)	19
2.14	通信接口	19
2.14.1	串行外设接口 (SPI)	19
2.14.2	内部集成音频接口 (I ² S)	19
2.14.3	通用同步/异步收发器 (USART)	19
2.14.4	内部集成电路总线 (I ² C)	19
2.14.5	安全数字输入/输出接口 (SDIO)	20
2.14.6	控制器区域网络 (CAN)	20
2.14.7	通用串行总线全速 (USBFS)	20
2.15	循环冗余校验 (CRC) 计算单元	20
2.16	模拟/数字转换器 (ADC)	20
2.16.1	温度传感器 (V _{TS})	20
2.16.2	内部参考电压 (V _{INTRV})	21
2.17	数字/模拟转换器 (DAC)	21
2.18	调试	21
2.18.1	串行线 (SWD) / JTAG 调试接口	21
2.18.2	内嵌跟踪模块 (ETM)	21
3	引脚功能定义	22
4	存储器地址映射	30
5	电气特性	31
5.1	测试条件	31
5.1.1	最小和最大数值	31
5.1.2	典型数值	31
5.1.3	典型曲线	31
5.1.4	供电方案	31

5.2	绝对最大值	32
5.2.1	额定值	32
5.2.2	电气敏感性	33
5.3	规格	34
5.3.1	通用工作条件	34
5.3.2	上电和掉电时的工作条件	34
5.3.3	内嵌复位和电源控制模块特性	34
5.3.4	存储器特性	35
5.3.5	供电电流特性	36
5.3.6	外部时钟源特性	44
5.3.7	内部时钟源特性	48
5.3.8	PLL 特性	49
5.3.9	低功耗模式唤醒时间	49
5.3.10	EMC 特性	49
5.3.11	GPIO 端口特性	50
5.3.12	NRST 引脚特性	52
5.3.13	XMC 特性	52
5.3.14	TMR 定时器特性	70
5.3.15	SPI / SPIM / I ² S 接口特性	70
5.3.16	I ² C 接口特性	73
5.3.17	SDIO 接口特性	74
5.3.18	USBFS 接口特性	75
5.3.19	12 位 ADC 特性	76
5.3.20	内部参照电压 (V _{INTRV}) 特性	80
5.3.21	温度传感器 (V _{TS}) 特性	80
5.3.22	12 位 DAC 特性	81
6	封装数据	82
6.1	LQFP144 封装	82
6.2	封装丝印	83
6.3	热特性	83

7	型号说明	84
8	文档版本历史	85

表目录

表 1. AT32F435 选型列表.....	1
表 2. AT32F403 系列产品功能和配置	12
表 3. 启动加载程序(Bootloader)的管脚配置.....	16
表 4. 定时器功能比较	17
表 5. AT32F403 系列引脚定义	23
表 6. XMC 引脚定义	28
表 7. 电压特性	32
表 8. 电流特性	32
表 9. 温度特性	32
表 10. ESD 值.....	33
表 11. Latch-up 值	33
表 12. 通用工作条件	34
表 13. 上电和掉电时的工作条件.....	34
表 14. 内嵌复位和电源控制模块特性	34
表 15. 内部闪存存储器特性	35
表 16. 内部闪存存储器寿命和数据保存期限.....	35
表 17. 运行模式下的典型电流消耗	37
表 18. 睡眠模式下的典型电流消耗	38
表 19. 运行模式下的最大电流消耗	39
表 20. 睡眠模式下的最大电流消耗	40
表 21. 深睡眠和待机模式下的典型和最大电流消耗.....	41
表 22. 内置外设的电流消耗	42
表 23. HEXT 4 ~ 25 MHz 晶振特性.....	44
表 24. 高速外部用户时钟特性	45
表 25. LEXT 32.768 kHz 晶振特性.....	46
表 26. 低速外部用户时钟特性	47
表 27. HICK 时钟特性	48
表 28. LICK 时钟特性	48
表 29. PLL 特性	49
表 30. 低功耗模式的唤醒时间	49

表 31. EMS 特性.....	49
表 32. GPIO 静态特性	50
表 33. 输出电压特性	51
表 34. 输入交流特性	51
表 35. NRST 引脚特性	52
表 36. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序	53
表 37. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序	54
表 38. 异步总线复用的 PSRAM/NOR 读操作时序	55
表 39. 异步总线复用的 PSRAM/NOR 写操作时序	56
表 40. 同步非总线复用 PSRAM/NOR 读操作时序	58
表 41. 同步非总线复用 PSRAM 写操作时序	59
表 42. 同步总线复用 PSRAM/NOR 读操作时序	60
表 43. 同步总线复用 PSRAM 写操作时序	61
表 44. NAND 闪存读写操作时序	62
表 45. PC 卡/CF 卡读写操作时序	66
表 46. TMR 定时器特性	70
表 47. SPI 特性	70
表 48. I ² S 特性	72
表 49. SD/MMC 接口特性	74
表 50. USBFS 启动时间	75
表 51. USBFS 直流特性	75
表 52. USBFS 电气特性	75
表 53. ADC 特性	76
表 54. $f_{ADC} = 14 \text{ MHz}$ 时的最大 R_{AIN}	77
表 55. $f_{ADC} = 28 \text{ MHz}$ 时的最大 R_{AIN}	77
表 56. ADC 精度	78
表 57. 内置参照电压特性	80
表 58. 温度传感器特性	80
表 59. DAC 特性	81
表 60. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据	83
表 61. 封装的热特性	83

表 62. AT32F403 系列订货代码信息图示.....	84
表 63. 文档版本历史.....	85

图目录

图 1. AT32F403 系列功能框图.....	13
图 2. AT32F403 系列引脚分布.....	22
图 3. 存储器图.....	30
图 4. 供电方案.....	31
图 5. 上电复位和低电压复位的波形图.....	35
图 6. 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比.....	41
图 7. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比.....	41
图 8. 使用 8 MHz 晶振的典型应用.....	44
图 9. 外部高速时钟源的交流时序图.....	45
图 10. 使用 32.768 kHz 晶振的典型应用.....	46
图 11. 外部低速时钟源的交流时序图.....	47
图 12. HICK 时钟精度与温度的对比.....	48
图 13. 建议的 NRST 引脚保护.....	52
图 14. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形.....	53
图 15. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形.....	54
图 16. 异步总线复用 PSRAM/NOR 读操作波形.....	55
图 17. 异步总线复用 PSRAM/NOR 写操作波形.....	56
图 18. 同步非总线复用 PSRAM/NOR 读操作波形.....	58
图 19. 同步非总线复用 PSRAM 写操作波形.....	59
图 20. 同步总线复用 PSRAM/NOR 读操作波形.....	60
图 21. 同步总线复用 PSRAM 写操作波形.....	61
图 22. NAND 控制器读操作波形.....	63
图 23. NAND 控制器写操作波形.....	63
图 24. NAND 控制器在通用存储空间的读操作波形.....	63
图 25. NAND 控制器在通用存储空间的写操作波形.....	64
图 26. 通用存储空间读操作的 PC 卡/CF 卡控制器波形.....	67
图 27. 通用存储空间写操作的 PC 卡/CF 卡控制器波形.....	67
图 28. 属性存储空间读操作的 PC 卡/CF 卡控制器波形.....	68
图 29. 属性存储空间写操作的 PC 卡/CF 卡控制器波形.....	68
图 30. I/O 空间读操作的 PC 卡/CF 卡控制器波形.....	69

图 31. I/O 空间写操作的 PC 卡/CF 卡控制器波形.....	69
图 32. SPI 时序图 – 从模式和 CPHA = 0.....	71
图 33. SPI 时序图 – 从模式和 CPHA = 1.....	71
图 34. SPI 时序图 – 主模式.....	71
图 35. I ² S 从模式时序图（Philips 协议）.....	72
图 36. I ² S 主模式时序图（Philips 协议）.....	73
图 37. SDIO 高速模式.....	74
图 38. SD 默认模式.....	74
图 39. USBFS 时序：数据信号上升和下降时间定义.....	75
图 40. ADC 精度特性.....	78
图 41. 使用 ADC 典型的连接图.....	79
图 42. 供电电源和参考电源去耦线路（V _{REF+} 未与 V _{DDA} 相连）.....	79
图 43. V _{TS} 对温度理想曲线图.....	80
图 44. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图.....	82
图 45. 丝印示意图.....	83

1 规格说明

AT32F403系列微控制器基于高性能的ARM®Cortex®-M4 32位的RISC内核，最高工作频率达到200 MHz，Cortex®-M4内核带有单精度浮点运算单元（FPU），支持所有ARM®单精度数据处理指令和数据类型。它还具有DSP指令和提高应用安全性的存储器保护单元（MPU）。

AT32F403系列产品内置高速存储器（高达1024 K字节的内存和96+128 K字节的SRAM），并可使用外部存储器（高达16 M字节的SPI闪存），丰富的GPIO端口和联接到两条APB总线的外设。

AT32F403系列产品提供3个12位的ADC、2个12位的DAC、13个16位定时器（包括3个用于电机控制的PWM高级定时器）、2个32位定时器、1个低功耗RTC。它们还带有标准和先进的通信接口：多达3个I²C接口、4个SPI接口（可用为I²S接口）、2个SDIO接口、3个USART和2个UART接口、1个USBFS接口和1个CAN接口。

AT32F403系列产品可工作于-40 °C至+85 °C的温度范围，供电电压2.6 V至3.6 V，省电模式可达到低功耗应用的要求。

表 2. AT32F403 系列产品功能和配置

型号		AT32F403xxT6		
		ZC	ZE	ZG
频率 (MHz)		200		
内部闪存 ⁽¹⁾⁽²⁾	ZW (K 字节)	256	256	256
	NZW (K 字节)	0	256	768
	加总 (K 字节)	256	512	1024
SRAM ⁽²⁾ (K 字节)		96 + 128		
XMC		1		
定时器	高级	3		
	32 位通用	2		
	16 位通用	8		
	基本	2		
	SysTick	1		
	WDT	1		
	WWDT	1		
	RTC	1		
通信接口	I ² C	3		
	SPI	4		
	I ² S (半双工)	4		
	USART + UART	3 + 2		
	SDIO	2		
	USBFS	1		
	CAN	2		
模拟模块	12 位 ADC 转换器/ 通道数	3		
		21		
	12 位 DAC 转换器	2		
GPIO		112		
工作温度		-40 °C 至+85 °C		
封装形式		LQFP144 20 x 20 mm		

(1) ZW = 零等待 (zero wait-state), 可达SYSCLK 200 MHz

NZW = 非零等待 (non-zero wait-state)

(2) 透过用户系统数据设置支持内部闪存存储器和SRAM分配使用, 以AT32F403ZGT6为例, 内部闪存存储器和SRAM可以设置为以下两种配置:

- ZW: 256 K字节, NZW: 768 K字节, RAM: 96 K字节; (出厂默认值)


- ZW: 128 K字节, NZW: 896 K字节, RAM: 224 K字节。

2 功能简介

2.1 ARM®Cortex®-M4 和 FPU

ARM® Cortex®-M4是最新一代的嵌入式ARM®内核处理器，它是一款32位的RISC高性能处理器，具有优异的代码效率，卓越的计算性能和先进的中断系统响应。该处理器支持一组DSP指令，能够实现有效的信号处理和复杂的算法执行。它配有的单精度FPU（浮点单元）可加速浮点运算需求并防止饱和。[图1](#)是AT32F403系列产品的功能框图。

图 1. AT32F403 系列功能框图



2.2 存储器

2.2.1 内置闪存存储器（Flash）

内置高达1024 K字节的内部闪存存储器，用于存放程序和数据。

额外提供外部SPI闪存程序数据存储器接口SPIM（SPI Memory），可访问最大容量高达16 M字节作为扩充的闪存存储器片3（Bank 3）使用。另外增加密文保护功能可透过选择字节存取决定数据是否加密，可由寄存器控制加密范围。

片上另有18 K字节的启动程序代码区，启动加载程序（Bootloader）存放于其中。

另外内部包含用户系统数据区块，用于配置访问擦写保护、看门狗自启动等硬件设置行为。用户系统数据对于存储器提供擦写保护和访问保护各自设置功能。

2.2.2 存储器保护单元（MPU）

存储器保护单元（MPU）用于管理CPU对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区由最多8个保护区组成，还可依次再被分为最多8个子区。保护区大小可为32字节至可寻址存储器的整个4 G字节。MPU特别适合有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响。它通常是一个RTOS（实时操作系统）。

2.2.3 内置随机存取存储器（SRAM）

多达224 K字节的内置SRAM。CPU能以零等待周期访问（读/写）。

2.2.4 外部存储控制器（XMC）

AT32F403系列集成了外部存储控制器模块（XMC）。它具有4个片选输出，支持CF卡、SRAM、PSRAM、NOR闪存和NAND闪存。

主要功能：

- 8位和16位数据总线宽度；
- 写FIFO；
- 代码可以在除NAND闪存和PC卡外的片外存储器运行。

XMC也可以配置成与多数图形LCD控制器连接，它支持Intel 8080和Motorola 6800的模式。

2.3 中断

2.3.1 嵌套的向量式中断控制器（NVIC）

AT32F403系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理Cortex®-M4内核的可屏蔽中断通道及16个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。

2.3.2 外部中断（EXINT）

外部中断（EXINT）与NVIC直接连接，EXINT包含19个边沿检测器，用于产生中断请求。每个中断线都可以独立地配置它的触发事件（上升沿、下降沿、或双边沿），并能够单独地被屏蔽；挂起寄存器维持所有中断请求的状态。外部中断其中最多有16根可从GPIO中选择连接。

2.4 电源控制 (PWC)

2.4.1 供电方案

- $V_{DD} = 2.6 \sim 3.6 \text{ V}$: V_{DD} 引脚为GPIO引脚和内部LDO等内部模块供电。
- $V_{DDA} = 2.6 \sim 3.6 \text{ V}$: 为ADC和DAC供电。 V_{DDA} 和 V_{SSA} 必须分别与 V_{DD} 和 V_{SS} 等电位。
- $V_{BAT} = 2.6 \sim 3.6 \text{ V}$: 必须连接到 V_{DD} 。

2.4.2 复位和电源电压监测器 (POR / LVR / PVM)

本产品内部集成了上电复位 (POR) 和低电压复位 (LVR) 电路, 该电路始终处于工作状态, 可使器件在供电超过2.6 V时工作; 当 V_{DD} 压降低于规定阈值 (V_{LVR}) 时, 置器件于复位状态, 而不必使用外部复位电路。

产品中还包含一个电源电压监测器 (PVM), 它监视 V_{DD} 供电并与阈值 V_{PVM} 比较, 当 V_{DD} 低于或高于阈值 V_{PVM} 时产生中断。PVM功能需要通过程序开启。

2.4.3 电压调节器 (LDO)

LDO有两个操作模式: 正常模式和关断模式。

- 正常模式: 用于正常的运行操作和CPU的深睡眠模式;
- 关断模式: 用于CPU的待机模式。LDO的输出为高阻状态, 内核电路的供电切断, 寄存器和SRAM的内容将丢失。

该LDO在复位后处于正常模式工作状态。

2.4.4 低功耗模式

AT32F403系列产品支持三种低功耗模式:

- 睡眠模式 (Sleep)

在睡眠模式, 只有CPU停止, 所有外设处于工作状态并可在发生中断/事件时唤醒CPU。

- 深睡眠模式 (Deepsleep)

深睡眠模式下可以实现低功耗, 同时保持SRAM和寄存器的内容。此时, LDO供电域中的所有时钟都会停止, PLL、HICK时钟、和HEXT晶振也被关闭。还可以将LDO置于正常模式或低功耗模式并调整输出电压。

可以通过任一配置成EXINT的信号把微控制器从深睡眠模式中唤醒, EXINT信号可以是16个外部GPIO口之一、PVM的输出、RTC闹钟或USBFS的唤醒信号。

- 待机模式 (Standby)

在待机模式下可以达到最低的电能消耗。内部的LDO被关闭, 因此所有内部LDO供电被切断, PLL、HICK时钟、和HEXT晶振也被关闭。进入待机模式后, SRAM和寄存器的内容将消失, 但电池供电寄存器的内容仍然保留, 待机电路仍工作。

从待机模式退出的条件是: NRST上的外部复位信号、WDT复位、WKUP引脚上的一个上升边沿或RTC的闹钟到时。

注: 在进入深睡眠或待机模式时, RTC、WDT和对应的时钟不会被停止。

2.5 启动模式

在启动时，通过对启动引脚设置可以选择三种启动模式中的一种：

- 从程序内部闪存存储器启动。对于AT32F403xG，用户可以选择从任意一个内部闪存存储块启动。默认选择片1（Bank 1），也可以设置用户系统数据从而选择片2（Bank 2）；
- 从启动程序代码区启动；
- 从内部SRAM启动。

启动加载程序（Bootloader）存放于启动程序代码区中，可以通过USART1，USART2，或USBFS1对闪存重新编程。表3提供启动加载程序（Bootloader）对AT32F403的引脚配置。

表 3. 启动加载程序(Bootloader)的管脚配置

外设	对应管脚
USART1	PA9: USART1_TX PA10: USART1_RX
USART2	PD5: USART2_TX (重映射) PD6: USART2_RX (重映射)
USBFS1	PA11: USBFS1_D- PA12: USBFS1_D+

2.6 时钟

系统时钟在复位后，高速内部8 MHz时钟（HICK）被选为默认的CPU时钟，随后可以选择外部的、具失效监控的4~25 MHz高速晶振（HEXT）；当检测到高速外部晶振失效时，它将被关闭，系统将自动地切换到HICK，软件可以接收到相应的中断。同样当PLL使用的高速外部晶振失效时，硬件也会如此自动设置。

时钟控制分成多个预分频器用于配置AHB的频率和APB（APB1和APB2）的频率。AHB的最高频率是200 MHz，APB的最高频率为100 MHz。

2.7 通用输入输出口（GPIO）

每个GPIO引脚都可以由软件配置成输出（推挽或开漏）、输入（浮空、带或不带上拉/下拉）或复用的外设功能端口。多数GPIO引脚都与数字或模拟的多个外设共享。所有的GPIO引脚都有大电流通过能力。

在需要的情况下，GPIO引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入GPIO寄存器。

2.8 重映射功能

此功能使用户可以在选定的器件下实现最多数量的外设功能。那些多工的外设功能不仅仅可以通过默认的引脚实现，还可以通过其他那些可重映射的引脚实现。这使得引脚的选择更加灵活，制版更加方便。

具体请参考表5，列出了所有那些可以重映射的外设功能，以及重映射到的引脚。请参考AT32F403参考手册来获得软件配置的详细信息。

2.9 直接存储器访问控制器（DMA）

灵活的12路通用DMA（DMA1上有7个通道，DMA2上有5个通道）可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输。2个DMA控制器支持环形缓冲区的管理，避免了控制器传输到达缓冲区结尾时所产生的中断。

每个通道都有专门的硬件DMA请求逻辑，同时可以由软件触发每个通道。传输的长度、传输的源地址和目标地址都可以通过软件单独设置。

DMA可以用于主要的外设：SPI，I²C，USART，高级和通用定时器TMRx，DAC，I²S，SDIO和ADC。

2.10 定时器（TMR）

AT32F403系列产品包含最多3个高级定时器、10个通用定时器和2个基本定时器，以及1个系统滴答定时器。

下表比较了高级定时器、通用定时器和基本定时器的功能：

表 4. 定时器功能比较

定时器类型	定时器	计数器分辨率	计数器类型	预分频系数	产生 DMA 请求	捕获/比较通道	互补输出
高级	TMR1 TMR8 TMR15	16 位	递增, 递减, 递增/递减	1~65536 之间的任意整数	有	4	3
通用	TMR2 TMR5	32 位	递增, 递减, 递增/递减	1~65536 之间的任意整数	有	4	无
	TMR3 TMR4	16 位	递增, 递减, 递增/递减	1~65536 之间的任意整数	有	4	无
	TMR9 TMR12	16 位	递增	1~65536 之间的任意整数	无	2	无
	TMR10 TMR11 TMR13 TMR14	16 位	递增	1~65536 之间的任意整数	无	1	无
基本	TMR6 TMR7	16 位	递增	1~65536 之间的任意整数	有	无	无

2.10.1 高级定时器（TMR1，TMR8，和 TMR15）

三个高级定时器（TMR1，TMR8，和TMR15）可以被看成是分配到6个通道的三相PWM发生器，它具有带死区插入的互补PWM输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生PWM（边缘或中心对齐模式）
- 单周期输出

配置为16位通用定时器时，它与TMRx定时器具有相同的功能。配置为16位PWM发生器时，它具有全调制能力（0~100%）。

在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用定时器相同，内部结构也相同，因此高级定时器可以通过定时器链接功能与通用定时器协同操作，提供同步或事件链接功能。

2.10.2 通用定时器（TMR2~5 和 TMR9~14）

AT32F403系列产品中，内置了多达10个可同步运行的定时器。

● TMR2, TMR3, TMR4和TMR5

AT32F403系列内置了多达4个通用定时器（TMR2, TMR3, TMR4和TMR5）。TMR2和TMR5是基于一个32位动加载递加/递减计数器和一个16位的预分频器。而TMR3和TMR4是基于一个16位动加载递加/递减计数器和一个16位的预分频器。这些定时器在最大的封装配置中可提供4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出。

它们还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。任一通用定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号，也能处理1至3个霍尔传感器的数字输出。

● TMR9和TMR12

TMR9和TMR12都有一个16位的自动加载递加计数器、一个16位的预分频器和2个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3, TMR4和TMR5）同步。它们也可以用作简单的定时器。

● TMR10, TMR11, TMR13和TMR14

这些定时器都有一个16位的自动加载递加计数器、一个16位的预分频器和1个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3, TMR4和TMR5）同步。它们也可以用作简单的定时器。

2.10.3 基本定时器（TMR6 和 TMR7）

这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。

2.10.4 系统滴答定时器（SysTick）

这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它包含以下述功能：

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时能产生一个可屏蔽系统中断
- 可编程时钟源

2.11 看门狗（WDT）

看门狗由一个12位的递减计数器和一个8位的预分频器所组成，它由低速内部LICK提供时钟；因为这个时钟独立于主时钟，所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生错误时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置看门狗是否自启动。在调试模式下，计数器可以被冻结。

2.12 窗口型看门狗（WWDT）

窗口型看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生错误时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

2.13 增强型实时时钟（RTC）和电池供电寄存器（BPR）

RTC和后备寄存器通过V_{DD}供电。电池供电寄存器（42个16位的寄存器）保存84个字节的用户应用数据。RTC和电池供电寄存器不会被系统或电源复位源复位；当从待机模式唤醒时，也不会被复位。

实时时钟具有一组连续运行的计数器，可以通过适当的软件提供日历时钟功能，还具有闹钟中断和阶段性中断功能。RTC的驱动时钟可以是一个使用外部晶体的32.768 kHz的振荡器（LEXT）、内部低功耗时钟（LICK）或高速的外部时钟（HEXT）经128分频。为补偿天然晶体的偏差，RTC时钟可以经64分频输出到侵入检测引脚TAMPER上对RTC的时钟进行校准。RTC具有一个32位的可编程计数器，使用比较寄存器可以进行长时间的测量。有一个20位的预分频器用于时基时钟，默认情况下时钟为32.768 kHz时，它将产生一个1秒长的时间基准。

2.14 通信接口

2.14.1 串行外设接口（SPI）

多达4个SPI接口的通信速率可达36兆位/秒。3位的预分频器可产生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC、和SDHC模式。所有的SPI接口都可以使用DMA操作。

2.14.2 内部集成音频接口（I²S）

4个标准的I²S接口（与SPI复用）可以在主或从模式下工作于半双工模式。这4个接口可以配置为16/24/32位分辨率的输入或输出通道工作，支持音频采样频率从8 kHz到192 kHz。当任一个I²S接口配置为主模式，它的主时钟可以以256倍采样频率输出。所有I²S均可使用DMA控制器。

2.14.3 通用同步/异步收发器（USART）

AT32F403系列产品中，内置了3个通用同步/异步收发器（USART1，USART2和USART3），和2个通用异步收发器（UART4和UART5）。

这5个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。这5个接口接口通信速率均可达6.26兆位/秒。

USART1，USART2和USART3 USART6接口还提供了具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和类似SPI通信模式。除了UART5之外所有接口都可以使用DMA操作。

2.14.4 内部集成电路总线（I²C）

多达3个I²C总线接口，能够工作于多主模式或从模式。它们支持标准模式（standard mode，最高100 kHz）、快速模式（fast mode，最高400 kHz）。I²C总线频率可以最高增加到1 MHz。想要获得更完整详细的解决方案，可以联系本地的雅特力销售处寻求技术支持。

I²C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

2.14.5 安全数字输入/输出接口 (SDIO)

多达2个SD/SDIO/MMC主机接口，可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位（默认）、4位和8位。在8位模式下，该接口可以使数据传输速率达到48 MHz，该接口兼容SD存储卡规范2.0版。

SDIO存储卡规范2.0版支持两种数据总线模式：1位（默认）和4位。

目前的芯片版本只能一次支持一个SD/SDIO/MMC4.2版的卡，但可以同时支持多个MMC4.1版或之前版本的卡。

除了SD/SDIO/MMC/eMMC，这个接口完全与CE-ATA数字协议版本1.1兼容。

2.14.6 控制器区域网络 (CAN)

CAN接口兼容规范2.0A和2.0B（主动），位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧，也可以接收和发送29位标识符的扩展帧。具有3个发送邮箱，2个具3级深度的接收FIFO，和14个可调节的滤波器。

2.14.7 通用串行总线全速 (USBFS)

AT32F403系列产品内嵌一个兼容全速USB的设备控制器，遵循全速USB设备（12兆位/秒）标准，端点可由软件配置，具有待机/唤醒功能。USB专用的48 MHz时钟由内部主PLL产生。

2.15 循环冗余校验 (CRC) 计算单元

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。

2.16 模拟/数字转换器 (ADC)

AT32F403系列产品，内嵌3个12位的模拟/数字转换器 (ADC)，共享多达21个外部通道，可以实现单次或序列转换。在序列模式下，自动进行在选定的一组模拟输入上的转换。

ADC接口上的其它逻辑功能包括：

- 同时的采样和保持
- 位移的采样和保持
- 单次采样

ADC可以使用DMA操作。

电压监测功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断。

由通用定时器 (TMRx) 和高级定时器 (TMR1、TMR8、和TMR15) 产生的事件，可以分别内部级联到ADC的开始普通触发和抢占触发，应用程序能使ADC转换与时钟同步。

2.16.1 温度传感器 (V_{Ts})

温度传感器产生一个随温度线性变化的电压 V_{Ts} 。温度传感器在内部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。

由于工艺不同，温度传感器的偏移因芯片而异，因此内部温度传感器主要适合检测温度变化的应用，而不是检测绝对温度的应用。如果需要读取精确温度，则应使用外部温度传感器部分。

2.16.2 内部参考电压 (V_{INTRV})

内部参考电压 (V_{INTRV}) 为ADC提供了一个稳定的电压输出。 V_{INTRV} 内部连接到ADC1_IN17输入通道。

2.17 数字/模拟转换器 (DAC)

两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压输出。

DAC具有下述功能:

- 两个DAC转换器: 各有一个输出通道
- 8位或12位单调输出
- 12位模式下的左右数据对齐
- 同步更新功能
- 产生噪声波
- 产生三角波
- 双DAC独立或同时转换
- 每个DAC都可使用DMA功能
- 外部触发进行转换
- 输入参考电压为 V_{REF+}

AT32F403系列产品中有数个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发, 更新输出也可连接到不同的DMA通道。

2.18 调试


2.18.1 串行线 (SWD) / JTAG 调试接口

内嵌的ARM® SWJ-DP接口, 这是一个由串行线和JTAG调试端口结合而成, 可以实现要连接到目标的串行线调试接口或JTAG接口。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共享引脚。

2.18.2 内嵌跟踪模块 (ETM)

使用ARM®的内嵌跟踪模块 (ETM), AT32F403系列通过很少的ETM引脚连接到外部跟踪端口分析 (TPA) 设备, 从CPU核心中以高速输出压缩的数据流, 为开发人员提供了清晰的指令运行与数据流动的信息。TPA设备可以通过USB、以太网或其它高速通道连接到调试主机, 实时的指令和数据流向能够被调试主机上的调试软件记录下来, 并按需要的格式显示出来。TPA硬件可以从开发工具供应商处购得, 并能与第三方的调试软件兼容。

3 引脚功能定义

图 2. AT32F403 系列引脚分布


下表为AT32F403系列引脚定义。复用功能按照优先级从高到低排列，基本原则模拟信号高于数字信号，输出数字信号高于输入数字信号。

表 5. AT32F403 系列引脚定义

引脚号	引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	复用功能	
					默认功能	重映射
1	PE2	I/O	FT	PE2	TRACECK / XMC_A23 / SPI4_SCK / I2S4_CK	-
2	PE3	I/O	FT	PE3	TRACED0 / XMC_A19	-
3	PE4	I/O	FT	PE4	TRACED1 / XMC_A20 / SPI4_CS / I2S4_WS	-
4	PE5	I/O	FT	PE5	TRACED2 / XMC_A21 / SPI4_MISO	TMR9_CH1
5	PE6	I/O	FT	PE6	TRACED3 / XMC_A22 / SPI4_MOSI / I2S4_SD	TMR9_CH2
6	V _{BAT} ⁽⁴⁾	S	-	V _{BAT}	-	-
7	PC13 ⁽⁵⁾	I/O	-	PC13 ⁽⁶⁾	TAMPER-RTC	-
8	PC14 ⁽⁵⁾	I/O	-	PC14 ⁽⁶⁾	LEXT_IN	-
9	PC15 ⁽⁵⁾	I/O	-	PC15 ⁽⁶⁾	LEXT_OUT	-
10	PF0	I/O	FT	PF0	XMC_A0 / TMR15_CH1	-
11	PF1	I/O	FT	PF1	XMC_A1 / TMR15_CH1C	-
12	PF2	I/O	FT	PF2	XMC_A2 / TMR15_CH2	-
13	PF3	I/O	FT	PF3	XMC_A3 / TMR15_CH2C	-
14	PF4	I/O	FT	PF4	XMC_A4 / TMR15_CH3	-
15	PF5	I/O	FT	PF5	XMC_A5 / TMR15_CH3C	-
16	V _{SS_5}	S	-	V _{SS_5}	-	-
17	V _{DD_5}	S	-	V _{DD_5}	-	-
18	PF6	I/O	-	PF6	ADC3_IN4 / XMC_NIORD / TMR15_CH4	TMR10_CH1
19	PF7	I/O	-	PF7	ADC3_IN5 / XMC_NREG / TMR15_EXT	TMR11_CH1
20	PF8	I/O	-	PF8	ADC3_IN6 / XMC_NIOWR / TMR15_BRK	TMR13_CH1
21	PF9	I/O	-	PF9	ADC3_IN7 / XMC_CD	TMR14_CH1
22	PF10	I/O	-	PF10	ADC3_IN8 / XMC_INTR	-
23	HEXT_IN	I	-	HEXT_IN	-	-
24	HEXT_OUT	O	-	HEXT_OUT	-	-
25	NRST	I/O	-	NRST	-	-
26	PC0	I/O	-	PC0	ADC123_IN10 / SDIO2_D0	-
27	PC1	I/O	-	PC1	ADC123_IN11 / SDIO2_D1	-
28	PC2	I/O	-	PC2	ADC123_IN12 / SDIO2_D2	-
29	PC3	I/O	-	PC3	ADC123_IN13 / SDIO2_D3	-
30	V _{SSA}	S	-	V _{SSA}	-	-
31	V _{REF-}	S	-	V _{REF-}	-	-
32	V _{REF+}	S	-	V _{REF+}	-	-
33	V _{DDA}	S	-	V _{DDA}	-	-

引脚号	引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	复用功能	
					默认功能	重映射
34	PA0-WKUP	I/O	-	PA0	ADC123_IN0 / TMR2_CH1 / TMR5_CH1 / WKUP / USART2_CTS ⁽⁷⁾ / TMR2_EXT / TMR8_EXT	-
35	PA1	I/O	-	PA1	ADC123_IN1 / TMR2_CH2 ⁽⁷⁾ / TMR5_CH2 / USART2_RTS ⁽⁷⁾	-
36	PA2	I/O	-	PA2	ADC123_IN2 / TMR2_CH3 ⁽⁷⁾ / TMR5_CH3 / TMR9_CH1 / USART2_TX ⁽⁷⁾	SDIO2_CK
37	PA3	I/O	-	PA3	ADC123_IN3 / TMR2_CH4 ⁽⁷⁾ / TMR5_CH4 / TMR9_CH2 / USART2_RX ⁽⁷⁾	SDIO2_CMD
38	V _{SS_4}	S	-	V _{SS_4}	-	-
39	V _{DD_4}	S	-	V _{DD_4}	-	-
40	PA4	I/O	-	PA4	DAC1_OUT / ADC12_IN4 / USART2_CK ⁽⁷⁾ / SPI1_CS ⁽⁷⁾ / I2S1_WS / SDIO2_D4	SDIO2_D0
41	PA5	I/O	-	PA5	DAC2_OUT / ADC12_IN5 / SPI1_SCK ⁽⁷⁾ / I2S1_CK / SDIO2_D5	SDIO2_D1
42	PA6	I/O	-	PA6	ADC12_IN6 / TMR3_CH1 ⁽⁷⁾ / TMR13_CH1 / SPI1_MISO ⁽⁷⁾ / SDIO2_D6 / TMR8_BRK	SDIO2_D2 / TMR1_BRK
43	PA7	I/O	-	PA7	ADC12_IN7 / TMR3_CH2 ⁽⁷⁾ / TMR8_CH1C / TMR14_CH1 / SPI1_MOSI ⁽⁷⁾ / I2S1_SD / SDIO2_D7	TMR1_CH1C / SDIO2_D3
44	PC4	I/O	-	PC4	ADC12_IN14 / SDIO2_CK	-
45	PC5	I/O	-	PC5	ADC12_IN15 / SDIO2_CMD	-
46	PB0	I/O	-	PB0	ADC12_IN8 / TMR3_CH3 / TMR8_CH2C / I2S1_MCK	TMR1_CH2C
47	PB1	I/O	-	PB1	ADC12_IN9 / TMR3_CH4 ⁽⁷⁾ / TMR8_CH3C / SPIM_SCK	TMR1_CH3C
48	PB2	I/O	FT	PB2/BOOT1 ⁽⁸⁾	-	-
49	PF11	I/O	FT	PF11	XMC_NIOS16	-
50	PF12	I/O	FT	PF12	XMC_A6	-
51	V _{SS_6}	S	-	V _{SS_6}	-	-
52	V _{DD_6}	S	-	V _{DD_6}	-	-
53	PF13	I/O	FT	PF13	XMC_A7	TMR15_CH4
54	PF14	I/O	FT	PF14	XMC_A8	TMR15_EXT
55	PF15	I/O	FT	PF15	XMC_A9	TMR15_BRK
56	PG0	I/O	FT	PG0	XMC_A10	SPI1_MISO
57	PG1	I/O	FT	PG1	XMC_A11	SPI1_MOSI / I2S1_SD
58	PE7	I/O	FT	PE7	XMC_D4	TMR1_EXT
59	PE8	I/O	FT	PE8	XMC_D5	TMR1_CH1C
60	PE9	I/O	FT	PE9	XMC_D6	TMR1_CH1

引脚号	引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	复用功能	
					默认功能	重映射
61	V _{SS_7}	S	-	V _{SS_7}	-	-
62	V _{DD_7}	S	-	V _{DD_7}	-	-
63	PE10	I/O	FT	PE10	XMC_D7	TMR1_CH2C
64	PE11	I/O	FT	PE11	XMC_D8	TMR1_CH2 / SPI4_SCK / I2S4_CK
65	PE12	I/O	FT	PE12	XMC_D9	TMR1_CH3C / SPI4_CS / I2S4_WS
66	PE13	I/O	FT	PE13	XMC_D10	TMR1_CH3 / SPI4_MISO
67	PE14	I/O	FT	PE14	XMC_D11	TMR1_CH4 / SPI4_MOSI / I2S4_SD
68	PE15	I/O	FT	PE15	XMC_D12	TMR1_BRK
69	PB10	I/O	FT	PB10	USART3_TX ⁽⁷⁾ / I2C2_SCL	TMR2_CH3
70	PB11	I/O	FT	PB11	USART3_RX ⁽⁷⁾ / I2C2_SDA	TMR2_CH4
71	V _{SS_1}	S	-	V _{SS_1}	-	-
72	V _{DD_1}	S	-	V _{DD_1}	-	-
73	PB12	I/O	FT	PB12	USART3_CK ⁽⁷⁾ / I2C2_SMBA / SPI2_CS / I2S2_WS / TMR1_BRK ⁽⁷⁾	-
74	PB13	I/O	FT	PB13	TMR1_CH1C / SPI2_SCK / I2S2_CK / USART3_CTS ⁽⁷⁾	-
75	PB14	I/O	FT	PB14	TMR1_CH2C / TMR12_CH1 / USART3_RTS ⁽⁷⁾ / SPI2_MISO	-
76	PB15	I/O	FT	PB15	TMR1_CH3C ⁽⁷⁾ / TMR12_CH2 / SPI2_MOSI / I2S2_SD	-
77	PD8	I/O	FT	PD8	XMC_D13	USART3_TX
78	PD9	I/O	FT	PD9	XMC_D14	USART3_RX
79	PD10	I/O	FT	PD10	XMC_D15	USART3_CK
80	PD11	I/O	FT	PD11	XMC_A16	USART3_CTS
81	PD12	I/O	FT	PD12	XMC_A17	TMR4_CH1 / USART3_RTS
82	PD13	I/O	FT	PD13	XMC_A18	TMR4_CH2
83	V _{SS_8}	S	-	V _{SS_8}	-	-
84	V _{DD_8}	S	-	V _{DD_8}	-	-
85	PD14	I/O	FT	PD14	XMC_D0	TMR4_CH3
86	PD15	I/O	FT	PD15	XMC_D1	TMR4_CH4
87	PG2	I/O	FT	PG2	XMC_A12	TMR15_CH1
88	PG3	I/O	FT	PG3	XMC_A13	TMR15_CH1C
89	PG4	I/O	FT	PG4	XMC_A14	TMR15_CH2
90	PG5	I/O	FT	PG5	XMC_A15	TMR15_CH2C
91	PG6	I/O	FT	PG6	XMC_INT2	TMR15_CH3
92	PG7	I/O	FT	PG7	XMC_INT3	TMR15_CH3C

引脚号	引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	复用功能	
					默认功能	重映射
93	PG8	I/O	FT	PG8	-	-
94	V _{SS_9}	S	-	V _{SS_9}	-	-
95	V _{DD_9}	S	-	V _{DD_9}	-	-
96	PC6	I/O	FT	PC6	TMR8_CH1 / I2S2_MCK / SDIO1_D6	TMR3_CH1
97	PC7	I/O	FT	PC7	TMR8_CH2 / I2S3_MCK / SDIO1_D7	TMR3_CH2
98	PC8	I/O	FT	PC8	TMR8_CH3 / SDIO1_D0 / I2S4_MCK	TMR3_CH3
99	PC9	I/O	FT	PC9	TMR8_CH4 / SDIO1_D1 / I2C3_SDA	TMR3_CH4
100	PA8	I/O	FT	PA8	TMR1_CH1 ⁽⁷⁾ / CLKOUT / USART1_CK / I2C3_SCL / SPI1_CS	-
101	PA9	I/O	FT	PA9	TMR1_CH2 ⁽⁷⁾ / USART1_TX ⁽⁷⁾ / I2C3_SMBA	-
102	PA10	I/O	FT	PA10	TMR1_CH3 ⁽⁷⁾ / USART1_RX ⁽⁷⁾	-
103	PA11	I/O	-	PA11	USBFS1_D ⁽⁹⁾ / TMR1_CH4 ⁽⁷⁾ / SPI1_IO0 ⁽⁹⁾ / USART1_CTS / CAN1_RX ⁽⁷⁾	-
104	PA12	I/O	-	PA12	USBFS1_D+ ⁽⁹⁾ / CAN1_TX ⁽⁷⁾ / USART1_RTS / SPI1_IO1 ⁽⁹⁾ / TMR1_EXT ⁽⁷⁾	-
105	PA13	I/O	FT	JTMS-SWDIO	-	PA13
106	未连接					
107	V _{SS_2}	S	-	V _{SS_2}	-	-
108	V _{DD_2}	S	-	V _{DD_2}	-	-
109	PA14	I/O	FT	JTCK-SWCLK	-	PA14
110	PA15	I/O	FT	JTDI	SPI3_CS / I2S3_WS	PA15 / TMR2_CH1 / SPI1_CS / I2S1_WS / TMR2_EXT
111	PC10	I/O	FT	PC10	UART4_TX / SDIO1_D2	USART3_TX
112	PC11	I/O	FT	PC11	UART4_RX / SDIO1_D3	USART3_RX
113	PC12	I/O	FT	PC12	UART5_TX / SDIO1_CK	USART3_CK
114	PD0	I/O	FT	PD0	XMC_D2	CAN1_RX
115	PD1	I/O	FT	PD1	XMC_D3	CAN1_TX
116	PD2	I/O	FT	PD2	SDIO1_CMD / UART5_RX / TMR3_EXT	-
117	PD3	I/O	FT	PD3	XMC_CLK	USART2_CTS
118	PD4	I/O	FT	PD4	XMC_NOE	USART2_RTS
119	PD5	I/O	FT	PD5	XMC_NWE	USART2_TX
120	V _{SS_10}	S	-	V _{SS_10}	-	-
121	V _{DD_10}	S	-	V _{DD_10}	-	-

引脚号	引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	复用功能	
					默认功能	重映射
122	PD6	I/O	FT	PD6	XMC_NWAIT	USART2_RX
123	PD7	I/O	FT	PD7	XMC_NCE2 / XMC_NE1	USART2_CK
124	PG9	I/O	FT	PG9	XMC_NCE3 / XMC_NE2	-
125	PG10	I/O	FT	PG10	XMC_NCE4_1 / XMC_NE3	-
126	PG11	I/O	FT	PG11	XMC_NCE4_2	-
127	PG12	I/O	FT	PG12	XMC_NE4	-
128	PG13	I/O	FT	PG13	XMC_A24	-
129	PG14	I/O	FT	PG14	XMC_A25	-
130	V _{SS_11}	S	-	V _{SS_11}	-	-
131	V _{DD_11}	S	-	V _{DD_11}	-	-
132	PG15	I/O	FT	PG15	-	-
133	PB3	I/O	FT	JTDO	SPI3_SCK / I2S3_CK	PB3 / TRACESWO / TMR2_CH2 / SPI1_SCK / I2S1_CK
134	PB4	I/O	FT	NJTRST	SPI3_MISO	PB4 / TMR3_CH1 / SPI1_MISO / I2C3_SDA
135	PB5	I/O	-	PB5	I2C1_SMBA / SPI3_MOSI / I2S3_SD	TMR3_CH2 / SPI1_MOSI / I2S1_SD
136	PB6	I/O	FT	PB6	TMR4_CH1 ⁽⁷⁾ / I2C1_SCL ⁽⁷⁾ / SPIM_IO3	USART1_TX
137	PB7	I/O	FT	PB7	TMR4_CH2 ⁽⁷⁾ / I2C1_SDA ⁽⁷⁾ / XMC_NADV / SPIM_IO2	USART1_RX
138	BOOT0	I	-	BOOT0	-	-
139	PB8	I/O	FT	PB8	TMR4_CH3 ⁽⁷⁾ / TMR10_CH1 / SDIO1_D4	CAN1_RX / I2C1_SCL
140	PB9	I/O	FT	PB9	TMR4_CH4 ⁽⁷⁾ / TMR11_CH1 / SDIO1_D5	CAN1_TX / I2C1_SDA
141	PE0	I/O	FT	PE0	XMC_LB / TMR4_EXT	-
142	PE1	I/O	FT	PE1	XMC_UB	-
143	V _{SS_3}	S	-	V _{SS_3}	-	-
144	V _{DD_3}	S	-	V _{DD_3}	-	-

(1) I = 输入, O = 输出, S = 电源。

(2) FT = 5 V电平容忍。

(3) 有些功能仅在部分型号芯片中支持。

(4) V_{BAT}必须连接到V_{DD}, 不支持V_{BAT}独立供电功能。

(5) PC13, PC14和PC15引脚通过电源开关进行供电, 而这个电源开关只能推动有限的电流(3 mA)。因此这三个引脚作为输出引脚时不能作为电流源(如驱动LED)。

(6) 这些引脚在备份区域第一次上电时处于主功能状态下, 之后即使复位, 这些引脚的状态由备份区域寄存器控制(这些寄存器不会被主复位系统所复位)。关于如何控制这些IO口的具体信息, 请参考AT32F403系列参考手册的电池备份区域和BPR寄存器的相关章节。

- (7) 此类复用功能能够由软件配置到其他引脚上（如果相应的封装型号有此引脚），详细信息请参考AT32F403系列参考手册的复用功能GPIO章节和调试设置章节。
- (8) 若从程序内部闪存存储器启动且PB2功能未使用，建议下拉接地。
- (9) SPIM和USB接口因复用PA11和PA12管脚，两种功能无法同时使用。


表 6. XMC 引脚定义

引脚名称	XMC				
	CF卡	CF卡/IDE	SRAM/PSRAM/NOR	复用信号的PSRAM/NOR	NAND 16位
PE2	-	-	A23	A23	-
PE3	-	-	A19	A19	-
PE4	-	-	A20	A20	-
PE5	-	-	A21	A21	-
PE6	-	-	A22	A22	-
PF0	A0	A0	A0	-	-
PF1	A1	A1	A1	-	-
PF2	A2	A2	A2	-	-
PF3	A3	-	A3	-	-
PF4	A4	-	A4	-	-
PF5	A5	-	A5	-	-
PF6	NIORD	NIORD	-	-	-
PF7	NREG	NREG	-	-	-
PF8	NIOWR	NIOWR	-	-	-
PF9	CD	CD	-	-	-
PF10	INTR	INTR	-	-	-
PF11	NIOS16	NIOS16	-	-	-
PF12	A6	-	A6	-	-
PF13	A7	-	A7	-	-
PF14	A8	-	A8	-	-
PF15	A9	-	A9	-	-
PG0	A10	-	A10	-	-
PG1	-	-	A11	-	-
PE7	D4	D4	D4	DA4	D4
PE8	D5	D5	D5	DA5	D5
PE9	D6	D6	D6	DA6	D6
PE10	D7	D7	D7	DA7	D7
PE11	D8	D8	D8	DA8	D8
PE12	D9	D9	D9	DA9	D9
PE13	D10	D10	D10	DA10	D10

引脚名称	XMC				
	CF卡	CF卡/IDE	SRAM/PSRAM/ NOR	复用信号的 PSRAM/NOR	NAND 16位
PE14	D11	D11	D11	DA11	D11
PE15	D12	D12	D12	DA12	D12
PD8	D13	D13	D13	DA13	D13
PD9	D14	D14	D14	DA14	D14
PD10	D15	D15	D15	DA15	D15
PD11	-	-	A16	A16	CLE
PD12	-	-	A17	A17	ALE
PD13	-	-	A18	A18	-
PD14	D0	D0	D0	DA0	D0
PD15	D1	D1	D1	DA1	D1
PG2	-	-	A12	-	-
PG3	-	-	A13	-	-
PG4	-	-	A14	-	-
PG5	-	-	A15	-	-
PG6	-	-	-	-	INT2
PG7	-	-	-	-	INT3
PD0	D2	D2	D2	DA2	D2
PD1	D3	D3	D3	DA3	D3
PD3	-	-	CLK	CLK	-
PD4	NOE	NOE	NOE	NOE	NOE
PD5	NWE	NWE	NWE	NWE	NWE
PD6	NWAIT	NWAIT	NWAIT	NWAIT	NWAIT
PD7	-	-	NE1	NE1	NCE2
PG9	-	-	NE2	NE2	NCE3
PG10	NCE4_1	NCE4_1	NE3	NE3	-
PG11	NCE4_2	NCE4_2	-	-	-
PG12	-	-	NE4	NE4	-
PG13	-	-	A24	A24	-
PG14	-	-	A25	A25	-
PB7	-	-	NADV	NADV	-
PE0	-	-	LB	LB	-
PE1	-	-	UB	UB	-

4 存储器地址映射

图 3. 存储器图



5 电气特性

5.1 测试条件

5.1.1 最小和最大数值

所有最小和最大值是在最坏的条件下测得。在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试。

5.1.2 典型数值


典型数据是基于 $T_A = 25\text{ }^\circ\text{C}$ 和 $V_{DD} = 3.3\text{ V}$ 。

5.1.3 典型曲线

典型曲线仅用于设计指导而未经测试。

5.1.4 供电方案

图 4. 供电方案



5.2 绝对最大值

5.2.1 额定值

加在器件上的载荷如果超过「绝对最大额定值」列表（表7, 表8, 表9）中给出的值, 可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷, 并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 7. 电压特性

符号	描述	最小值	最大值	单位
$V_{DDx}-V_{SS}$	外部主供电电压	-0.3	4.0	V
V_{IN}	在FT引脚上的输入电压	$V_{SS}-0.3$	6.0	
	在其它引脚上的输入电压	$V_{SS}-0.3$	4.0	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	mV
$ V_{SSx}-V_{SS} $	不同接地引脚之间的电压差	-	50	

表 8. 电流特性

符号	描述	最大值	单位
I_{VDD}	外部主供电电压（包含 V_{DDA} 和 V_{DD} ）	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流）	150	
I_{IO}	任意GPIO和控制引脚上的输出灌电流	25	
	任意GPIO和控制引脚上的输出电流	-25	

表 9. 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-60 ~ +150	°C
T_J	最大结温度	125	

5.2.2 电气敏感性

基于三个不同的测试（HBM，CDM，和LU），使用标准的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电（ESD）

静电放电施加到所有样品的所有引脚上。这个测试符合JS-001-2017/JS-002-2014标准。

表 10. ESD 值

符号	参数	条件	类型	最小值 ⁽¹⁾	单位
V _{ESD(HBM)}	静电放电电压（人体模型）	T _A = +25 °C, 符合JS-001-2017	3A	±5000	V
V _{ESD(CDM)}	静电放电电压（充电设备模型）	T _A = +25 °C, 符合JS-002-2014	III	±1000	

(1) 由综合评估得出，不在生产中测试。

静态栓锁（Static latch-up）

为了评估栓锁性能需要在样品上进行符合EIA/JESD78E集成电路栓锁标准的互补静态栓锁测试：

- 为每个电源引脚，提供超过极限的供电电压。
- 在每个输入、输出和可配置的GPIO引脚上注入电流。

表 11. Latch-up 值

符号	参数	条件	级别/类型
LU	静态栓锁	T _A = +85 °C, 符合EIA/JESD78E	II 类A (±200 mA)

5.3 规格

5.3.1 通用工作条件

表 12. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	未使用闪存存储器片3	0	200	MHz
		使用闪存存储器片3	0	120	
f _{PCLK1/2}	内部APB1/2时钟频率	LDO电压1.3 V	0	100	MHz
V _{DD}	数字电源工作电压	-	2.6	3.6	V
V _{DDA}	模拟电源工作电压	必须与V _{DD} 相同	V _{DD}		V
V _{BAT}	电池供电工作电压	必须与V _{DD} 相同	V _{DD}		V
P _D	功率耗散: T _A = 85 °C	-	-	413	mW
T _A	环境温度	-	-40	85	°C

5.3.2 上电和掉电时的工作条件

表 13. 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t _{VDD}	V _{DD} 上升速率	-	0	180	ms/V
	V _{DD} 下降速率		20	∞	μs/V


5.3.3 内嵌复位和电源控制模块特性

表 14. 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVM}	电源电压监测器的电平选择	PLS[2:0] = 001 (上升沿) ⁽¹⁾	2.19	2.28	2.37	V
		PLS[2:0] = 001 (下降沿) ⁽¹⁾	2.09	2.18	2.27	V
		PLS[2:0] = 010 (上升沿) ⁽²⁾	2.28	2.38	2.48	V
		PLS[2:0] = 010 (下降沿) ⁽²⁾	2.18	2.28	2.38	V
		PLS[2:0] = 011 (上升沿) ⁽²⁾	2.38	2.48	2.58	V
		PLS[2:0] = 011 (下降沿) ⁽²⁾	2.28	2.38	2.48	V
		PLS[2:0] = 100 (上升沿) ⁽²⁾	2.47	2.58	2.69	V
		PLS[2:0] = 100 (下降沿) ⁽²⁾	2.37	2.48	2.59	V
		PLS[2:0] = 101 (上升沿) ⁽²⁾	2.57	2.68	2.79	V
		PLS[2:0] = 101 (下降沿) ⁽²⁾	2.47	2.58	2.69	V
		PLS[2:0] = 110 (上升沿) ⁽²⁾	2.66	2.78	2.9	V
		PLS[2:0] = 110 (下降沿) ⁽²⁾	2.56	2.68	2.8	V
		PLS[2:0] = 111 (上升沿)	2.76	2.88	3	V
PLS[2:0] = 111 (下降沿)	2.66	2.78	2.9	V		
V _{PVMhyst} ⁽²⁾	PVM迟滞	-	-	100	-	mV
V _{POR} ⁽²⁾	上电复位阈值	-	2.03	2.16	2.35	V
V _{LVR} ⁽²⁾	低电压复位阈值	-	1.85 ⁽³⁾	2.0	2.2	V
V _{LVRhyst} ⁽²⁾	LVR迟滞	-	-	160	-	mV

符号	参数	条件	最小值	典型值	最大值	单位
$T_{RSTTEMPO}^{(2)}$	复位持续时间: V_{DD} 高于 V_{POR} 且持续时间超过 $T_{RSTTEMPO}$ 后CPU开始运行	-	-	20	-	ms

- (1) PLS[2:0] = 001电平可能因低于 V_{POR} 无法使用。
 (2) 由综合评估得出, 不在生产中测试。
 (3) 产品的特性由设计保证至最小的数值 V_{LVR} 。

图 5. 上电复位和低电压复位的波形图


5.3.4 存储器特性

表 15. 内部闪存存储器特性

符号	参数	条件	典型值	单位
T_{PROG}	编程时间	-	30	μs
t_{ERASE}	扇区 (2K 字节) 擦除时间	-	40	ms
t_{ME}	片擦除时间	AT32F403ZC	5	s
		AT32F403ZE	10	
		AT32F403ZG (每片)	10	

表 16. 内部闪存存储器寿命和数据保存期限

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值	单位
N_{END}	寿命 (擦写次数)	$T_A = -40 \sim 85 \text{ }^\circ\text{C}$	100	-	-	千次
t_{RET}	数据保存期限	$T_A = 85 \text{ }^\circ\text{C}$	10	-	-	年

- (1) 由设计保证, 不在生产中测试。

5.3.5 供电电流特性

电流消耗是与多种参数和因素有关的综合指标，由综合评估得出，不在生产中测试。这些参数和因素包括工作电压、环境温度、GPIO引脚的负载、产品的软件配置、工作频率、GPIO脚的翻转速率、以及执行的代码等。

典型和最大电流消耗

微控制器处于下述条件下：

- 所有的GPIO引脚都处于模拟模式。
- 指令预取功能开启（提示：这个参数必须在设置时钟和总线分频之前设置）。
- 当开启外设时：
 - 若 $f_{HCLK} > 100 \text{ MHz}$ ， $f_{PCLK1} = f_{HCLK}/2$ ， $f_{PCLK2} = f_{HCLK}/2$ ， $f_{ADCCLK} = f_{PCLK2}/4$ ；
 - 若 $f_{HCLK} \leq 100 \text{ MHz}$ ， $f_{PCLK1} = f_{HCLK}$ ， $f_{PCLK2} = f_{HCLK}$ ， $f_{ADCCLK} = f_{PCLK2}/4$ 。
- 代码运行在ZW区
- 除非特别标注，典型值是在 $V_{DD} = 3.3 \text{ V}$ 和 $T_A = 25 \text{ }^\circ\text{C}$ 时测试得到，最大值是在 $V_{DD} = 3.6 \text{ V}$ 时测试得到。

表 17. 运行模式下的典型电流消耗

符号	参数	条件	f _{HCLK}	典型值		单位
				使能所有外设	关闭所有外设	
I _{DD}	运行模式的供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	200 MHz	76.1	38.6	mA
			144 MHz	55.5	28.3	
			100 MHz	45.4	20.6	
			72 MHz	33.7	15.8	
			48 MHz	23.1	11.1	
			36 MHz	17.7	8.80	
			24 MHz	12.4	6.51	
			16 MHz	8.94	4.99	
			8 MHz	4.96	3.00	
			4 MHz	3.30	2.31	
			2 MHz	2.47	1.94	
			1 MHz	2.06	1.81	
			500 kHz	1.85	1.71	
			125 kHz	1.70	1.66	
		高速内部时钟 (HICK) ⁽²⁾	200 MHz	76.0	38.5	mA
			144 MHz	55.3	28.1	
			100 MHz	45.3	20.4	
			72 MHz	33.5	15.6	
			48 MHz	22.9	10.9	
			36 MHz	17.5	8.57	
			24 MHz	12.2	6.27	
			16 MHz	8.70	4.73	
			8 MHz	4.71	2.75	
			4 MHz	3.05	2.07	
2 MHz	2.21	1.73				
1 MHz	1.80	1.56				
500 kHz	1.59	1.47				
125 kHz	1.44	1.41				

(1) 外部时钟为8 MHz。

(2) 当f_{HCLK} > 8 MHz时启用PLL。

表 18. 睡眠模式下的典型电流消耗

符号	参数	条件	f _{HCLK}	典型值		单位
				使能所有外设	关闭所有外设	
I _{DD}	睡眠模式的供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	200 MHz	64.0	15.6	mA
			144 MHz	46.7	11.8	
			100 MHz	33.0	8.74	
			72 MHz	24.7	7.24	
			48 MHz	17.1	5.46	
			36 MHz	13.3	4.58	
			24 MHz	9.46	3.71	
			16 MHz	6.95	3.13	
			8 MHz	3.97	2.08	
			4 MHz	2.81	1.86	
			2 MHz	2.23	1.76	
			1 MHz	1.94	1.70	
			500 kHz	1.79	1.67	
			125 kHz	1.68	1.65	
		高速内部时钟 (HICK) ⁽²⁾	200 MHz	63.9	15.3	mA
			144 MHz	46.6	11.5	
			100 MHz	32.8	8.51	
			72 MHz	24.5	6.99	
			48 MHz	16.9	5.21	
			36 MHz	13.0	4.33	
			24 MHz	9.22	3.45	
			16 MHz	6.70	2.87	
			8 MHz	3.72	1.82	
			4 MHz	2.55	1.60	
			2 MHz	1.97	1.50	
			1 MHz	1.68	1.44	
500 kHz	1.53	1.42				
125 kHz	1.42	1.40				

(1) 外部时钟为8 MHz。

(2) 当f_{HCLK} > 8 MHz时启用PLL。

表 19. 运行模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	最大值	单位
				$T_A = 85\text{ }^\circ\text{C}$	
I_{DD}	运行模式下供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾ 使能所有外设	200 MHz	83.5	mA
			144 MHz	62.5	
			100 MHz	52.4	
			72 MHz	40.4	
			48 MHz	29.9	
			36 MHz	24.3	
			24 MHz	18.9	
			16 MHz	15.4	
		8 MHz	11.3	mA	
		高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾ 关闭所有外设	200 MHz		45.2
			144 MHz		34.8
			100 MHz		27.1
			72 MHz		22.2
			48 MHz		17.5
			36 MHz		15.2
			24 MHz		12.8
16 MHz	11.5				
8 MHz	9.26				

(1) 由综合评估得出，不在生产中测试。

(2) 外部时钟为8 MHz，当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 20. 睡眠模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	最大值	单位
				$T_A = 85\text{ }^\circ\text{C}$	
I_{DD}	睡眠模式的供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾ 使能所有外设	200 MHz	71.3	mA
			144 MHz	53.7	
			100 MHz	39.9	
			72 MHz	31.4	
			48 MHz	23.7	
			36 MHz	19.8	
			24 MHz	16.0	
			16 MHz	13.4	
		8 MHz	10.4	mA	
		高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾ 关闭所有外设	200 MHz		22.0
			144 MHz		18.1
			100 MHz		15.2
			72 MHz		13.5
			48 MHz		11.8
			36 MHz		10.9
			24 MHz		10.0
16 MHz	9.72				
8 MHz	8.38				

(1) 由综合评估得出，不在生产中测试。



(2) 外部时钟为8 MHz，当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 21. 深睡眠和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾		最大值 ⁽²⁾	单位
			V _{DD} /V _{BAT} = 2.6 V	V _{DD} /V _{BAT} = 3.3 V	T _A = 85 °C	
I _{DD}	深睡眠模式的 供应电流	HICK 和 HEXT 关闭, WDT 关闭	940	1000	9000	μA
	待机模式的 供应电流	LEXT和RTC关闭	7.7	10.4	17.5	μA
		LEXT和RTC开启	8.4	11.9	18.7	

(1) 典型值是在T_A = 25 °C下测试得到。

(2) 由综合评估得出, 不在生产中测试。

图 6. 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比

图 7. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比


内置外设电流消耗

微控制器的工作条件如下：

- 所有的GPIO引脚都处于模拟模式。
- 给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。

表 22. 内置外设的电流消耗

内置外设		典型值	单位
AHB	DMA1	8.60	μA/MHz
	DMA2	9.17	
	XMC	26.9	
	CRC	1.55	
	SDIO1	19.2	
	SDIO2	19.4	
APB1	TMR2	5.92	
	TMR3	4.54	
	TMR4	4.40	
	TMR5	6.06	
	TMR6	0.78	
	TMR7	0.80	
	TMR12	3.28	
	TMR13	2.81	
	TMR14	2.84	
	SPI2/I ² S2	2.53	
	SPI3/I ² S3	2.52	
	SPI4/I ² S4	2.61	
	USART2	2.70	
	USART3	2.73	
	UART4	2.70	
	UART5	2.54	
	I ² C1	2.42	
	I ² C2	2.43	
	I ² C3	2.44	
	USBFS1	6.56	
	CAN1	4.82	
	DAC1/2	2.55	
	WWDT	0.44	
	PWC	0.54	
BPR	31.9		

内置外设		典型值	单位
APB2	IOMUX	0.92	μA/MHz
	GPIOA	0.99	
	GPIOB	0.97	
	GPIOC	0.99	
	GPIOD	0.94	
	GPIOE	1.02	
	GPIOF	1.02	
	GPIOG	1.02	
	SPI1/I ² S1	2.65	
	USART1	2.52	
	TMR1	5.28	
	TMR8	5.36	
	TMR9	3.40	
	TMR10	2.90	
	TMR11	2.80	
	TMR15	5.18	
	ADC1	6.43	
	ADC2	5.91	
ADC3	5.95		

5.3.6 外部时钟源特性

使用晶体/陶瓷谐振器产生的高速外部时钟

高速外部晶振（HEXT）可以使用一个4 ~ 25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 23. HEXT 4 ~ 25 MHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{HEXT_IN}}$	振荡器频率	-	4	8	25	MHz
$t_{\text{SU(HEXT)}}^{(3)}$	启动时间	V_{DD} 是稳定的	-	2	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

(3) $t_{\text{SU(HEXT)}}$ 是启动时间，是从软件使能HEXT开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的、为高频应用而设计的（典型值为）5 ~ 25 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，PCB和MCU引脚的容抗应该考虑在内（可以粗略地把引脚与PCB板的电容按10 pF估计）。

图 8. 使用 8 MHz 晶振的典型应用




使用外部振荡源产生的高速外部时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得。

表 24. 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{HEXT_ext}}$	用户外部时钟频率 ⁽¹⁾		1	8	25	MHz
V_{HEXTH}	HEXT_IN输入引脚高电平电压		$0.7V_{\text{DD}}$	-	V_{DD}	V
V_{HEXTL}	HEXT_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{\text{DD}}$	
$t_{\text{w(HEXT)}}$ $t_{\text{w(HEXT)}}$	HEXT_IN高或低的时间 ⁽¹⁾		5	-	-	ns
$t_{\text{r(HEXT)}}$ $t_{\text{r(HEXT)}}$	HEXT_IN上升或下降的时间 ⁽¹⁾		-	-	20	
$C_{\text{in(HEXT)}}$	HEXT_IN输入容抗 ⁽¹⁾		-	-	5	
Duty(HEXT)	占空比		-	45	-	55
I_{L}	HEXT_IN输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	-	-	± 1	μA

(1) 由设计保证，不在生产中测试。

图 9. 外部高速时钟源的交流时序图


使用晶体/陶瓷谐振器产生的低速外部时钟

低速外部晶振（LEXT）可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 25. LEXT 32.768 kHz 晶振特性⁽¹⁾⁽²⁾


符号	参数	条件	最小值	典型值	最大值	单位	
t _{SU(LEXT)}	启动时间	V _{DD} 是稳定的	T _A = -40 °C	-	150	-	ms
			T _A = 25 °C	-	200	-	
			T _A = 85 °C	-	250	-	

(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

对于C_{L1}和C_{L2}，建议使用高质量的5 ~ 15 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常C_{L1}和C_{L2}具有相同参数。晶体制造商通常以C_{L1}和C_{L2}的串行组合给出负载电容的参数。

负载电容C_L是基于下列算式计算出： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中C_{stray}是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。

图 10. 使用 32.768 kHz 晶振的典型应用


注：LEXT_IN和LEXT_OUT间不需要外部电阻，也禁止添加。


使用外部振荡源产生的低速外部时钟

下表中给出的特性参数是使用一个低速的外部时钟源测得。

表 26. 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{LEXT_ext}}$	用户外部时钟频率 ⁽¹⁾	-	-	32.768	1000	kHz
V_{LEXTH}	LEXT_IN输入引脚高电平电压		$0.7V_{\text{DD}}$	-	V_{DD}	V
V_{LEXTL}	LEXT_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{\text{DD}}$	
$t_{\text{w(LEXT)}}$ $t_{\text{w(LEXT)}}$	LEXT_IN高或低的时间 ⁽¹⁾		450	-	-	ns
$t_{\text{r(LEXT)}}$ $t_{\text{f(LEXT)}}$	LEXT_IN上升或下降的时间 ⁽¹⁾		-	-	50	
$C_{\text{in(LEXT)}}$	LEXT_IN输入容抗 ⁽¹⁾		-	-	5	
Duty(LEXT)	占空比		-	30	-	70
I_{L}	LEXT_IN输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	-	-	+60/-1	μA

(1) 由设计保证，不在生产中测试。

图 11. 外部低速时钟源的交流时序图


5.3.7 内部时钟源特性


高速内部时钟 (HICK)

表 27. HICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位	
f _{HICK}	频率	-	-	8	-	MHz	
DuCy(HICK)	占空比	-	45	-	55	%	
ACC _{HICK}	HICK振荡器的精度	使用者校准 (以寄存器CMR_CTRL) ⁽¹⁾	-1	-	1	%	
		出厂校准 ⁽²⁾	T _A = -40 ~ 85 °C	-2.5	-		2.5
			T _A = 0 ~ 70 °C	-1.5	-		1.5
		T _A = 25 °C	-1	0.5	1		
tsu(HICK) ⁽²⁾	HICK振荡器启动时间	-	-	-	5	μs	
I _{DD} (HICK) ⁽²⁾	HICK振荡器功耗	-	-	100	120	μA	

- (1) 由设计保证, 不在生产中测试。
 (2) 由综合评估得出, 不在生产中测试。

图 12. HICK 时钟精度与温度的对比



低速内部时钟 (LICK)

表 28. LICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{LICK} ⁽¹⁾	频率	-	30	40	60	kHz

- (1) 由综合评估得出, 不在生产中测试。

5.3.8 PLL 特性

表 29. PLL 特性

符号	参数	最小值	典型值	最大值 ⁽¹⁾	单位
f _{PLL_IN}	PLL输入时钟 ⁽²⁾	2	8	16	MHz
	PLL输入时钟占空比	40	-	60	%
f _{PLL_OUT}	PLL倍频输出时钟	16	-	200	MHz
t _{LOCK}	PLL锁相时间	-	-	200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

(1) 由综合评估得出，不在生产中测试。

(2) 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得f_{PLL_OUT}处于允许范围内。

5.3.9 低功耗模式唤醒时间

下表列出的唤醒时间是在系统时钟为HICK时钟的唤醒阶段测量得到。唤醒时使用的时钟源依据当前的操作模式而定：

- 睡眠模式：时钟源是进入睡眠模式时所使用的时钟；
- 深睡眠或待机模式：时钟源是HICK时钟。

表 30. 低功耗模式的唤醒时间

符号	参数	典型值	单位
t _{WUSLEEP}	从睡眠模式唤醒	3.3	μs
t _{WUDEEPSLEEP}	从停机模式唤醒	280	μs
t _{WUSTDBY}	从待机模式唤醒	150	ms

5.3.10 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性EMS（电磁敏感性）

- **EFT**：在V_{DD}和V_{SS}上通过耦合/去耦合网路施加一个瞬变电压的脉冲群（正向和反向）直到产生功能性错误。这个测试符合IEC 61000-4-4标准。

表 31. EMS 特性

符号	参数	条件	级别/类型
V _{EFT}	在V _{DD} 和V _{SS} 上通过符合IEC 61000-4-4规范的耦合/去耦合网路施加导致功能错误的瞬变脉冲群电压极限，V _{DD} 和V _{SS} 入口有一47 μF电容并且每对V _{DD} 和V _{SS} 电源各有一0.1 μF旁路电容	V _{DD} = 3.3 V, T _A = +25 °C, f _{HCLK} = 200 MHz. 符合IEC 61000-4-4	4A (±4 kV)

在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应注意好的EMC性能与用户应用和具体的软件密切相关。因此，建议用户对软件实行EMC优化，并进行与EMC有关的测试。

5.3.11 GPIO 端口特性

通用输入/输出特性

所有的GPIO端口都是兼容CMOS和TTL。

表 32. GPIO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	-	-0.3	-	$0.28 * V_{DD} + 0.1$	V
V_{IH}	标准输入高电平电压	-	$0.31 * V_{DD} + 0.8$	-	$V_{DD} + 0.3$	V
	FT输入高电平电压	-	0.8	-	5.5	
V_{hys}	施密特触发器电压迟滞 ⁽¹⁾	-	200	-	-	mV
		-	5% V_{DD}	-	-	-
I_{lkg}	输入浮空模式漏电流 ⁽²⁾	$V_{SS} \leq V_{IN} \leq V_{DD}$ 标准GPIO脚	-	-	± 1	μA
		$V_{SS} \leq V_{IN} \leq 5.5V$ FT GPIO 脚	-	-	± 10	
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	60	80	100	k Ω
R_{PD}	弱下拉等效电阻 ⁽³⁾⁽⁴⁾	$V_{IN} = V_{DD}$	70	90	120	k Ω
C_{IO}	GPIO引脚的电容	-	-	5	-	pF

(1) 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。

(2) 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。

(3) BOOT0引脚弱下拉电阻不可禁用。

(4) PA11和PA12引脚各有另一不可禁用弱下拉电阻330 k Ω 。

所有GPIO端口都是CMOS和TTL兼容（不需软件配置），它们的特性考虑了多数严格的CMOS工艺或TTL参数。

输出驱动电流

在用户应用中，GPIO脚的数目必须保证驱动电流不能超过5.2.1节给出的绝对最大额定值：

- 所有GPIO端口从 V_{DD} 上获取的电流总和，加上MCU在 V_{DD} 上获取的最大运行电流，不能超过绝对最大额定值 I_{VDD} （参见表8）。
- 所有GPIO端口吸收并从 V_{SS} 上流出的电流总和，加上MCU在 V_{SS} 上流出的最大运行电流，不能超过绝对最大额定值 I_{VSS} （参见表8）。

输出电压

所有的GPIO端口都是兼容CMOS和TTL的。

表 33. 输出电压特性

符号	参数	条件	最小值	最大值	单位
极大电流推动/吸入能力					
V_{OL}	输出低电平	CMOS端口, $I_{IO} = 15\text{ mA}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
V_{OL}	输出低电平	TTL端口, $I_{IO} = 6\text{ mA}$	-	0.4	V
V_{OH}	输出高电平		2.4	-	
较大电流推动/吸入能力					
V_{OL}	输出低电平	CMOS端口, $I_{IO} = 6\text{ mA}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
V_{OL}	输出低电平	TTL端口, $I_{IO} = 3\text{ mA}$	-	0.4	V
V_{OH}	输出高电平		2.4	-	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 20\text{ mA}$	-	1.3	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-1.3$	-	
适中电流推动/吸入能力					
V_{OL}	输出低电平	CMOS端口, $I_{IO} = 4\text{ mA}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
V_{OL}	输出低电平	TTL端口, $I_{IO} = 2\text{ mA}$	-	0.4	V
V_{OH}	输出高电平		2.4	-	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 10\text{ mA}$	-	1.3	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-1.3$	-	

(1) 由综合评估得出，不在生产中测试。

输入交流特性

输入交流特性的定义和数值在下表给出。

表 34. 输入交流特性

符号	参数	最小值	最大值	单位
$t_{EXINTpw}$	EXINT控制器检测到外部信号的脉冲宽度	10	-	ns

5.3.12 NRST 引脚特性


NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻， R_{PU} （参见下表）。

表 35. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST输入低电平电压	-	-0.5	-	0.8	V
$V_{IH(NRST)}^{(1)}$	NRST输入高电平电压	-	2	-	$V_{DD} + 0.3$	
$V_{hys(NRST)}$	NRST施密特触发器电压迟滞	-	-	370	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k Ω
$V_{F(NRST)}^{(1)}$	NRST输入滤波脉冲	-	-	-	33.3	μ s
$V_{NF(NRST)}^{(1)}$	NRST输入非滤波脉冲	-	66.7	-	-	μ s

(1) 由设计保证，不在生产中测试。

图 13. 建议的 NRST 引脚保护



(1) 复位网络是为了防止寄生复位。

(2) 用户必须保证NRST引脚的电位能够低于表35中列出的最大 $V_{IL(NRST)}$ 以下，否则MCU不能得到复位。

5.3.13 XMC 特性


SRAM/PSRAM/NOR异步时序和波形

这些表格中的结果是按照下述XMC配置得到：

- 地址建立时间 (AddressSetupTime) = 0
- 地址保持时间 (AddressHoldTime) = 1
- 数据建立时间 (DataSetupTime) = 1

表 36. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序


符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$5t_{HCLK} - 1.5$	$5t_{HCLK} + 2$	ns
$t_{v(NOE_NE)}$	XMC_NE低至XMC_NOE低有效时间	0.5	1.5	ns
$t_{w(NOE)}$	XMC_NOE低时间	$5t_{HCLK} - 1.5$	$5t_{HCLK} + 1.5$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1.5	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	2.5	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	2.5	-	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	-	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	-	$t_{HCLK} + 1.5$	ns

图 14. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形


(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。

表 37. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$3t_{HCLK} - 1$	$3t_{HCLK} + 2$	ns
$t_{v(NWE_NE)}$	XMC_NE低至XMC_NWE低有效时间	$t_{HCLK} - 0.5$	$t_{HCLK} + 1.5$	ns
$t_{w(NWE)}$	XMC_NWE低时间	$t_{HCLK} - 0.5$	$t_{HCLK} + 1.5$	ns
$t_{h(NE_NWE)}$	XMC_NWE高至XMC_NE高保持时间	t_{HCLK}	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7.5	ns
$t_{h(A_NWE)}$	XMC_NWE高之后的地址保持时间	$t_{HCLK} + 2$	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	1.5	ns
$t_{h(UBLB_NWE)}$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 0.5$	-	ns
$t_{v(Data_NE)}$	XMC_NE低至数据有效时间	-	$t_{HCLK} + 7$	ns
$t_{h(Data_NWE)}$	XMC_NWE高之后的数据保持时间	$t_{HCLK} + 3$	-	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	-	5.5	ns
$t_{w(NADV)}$	XMC_NADV低时间	-	$t_{HCLK} + 1.5$	ns

图 15. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形


(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。

表 38. 异步总线复用的 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$7t_{HCLK} - 2$	$7t_{HCLK} + 2$	ns
$t_{v(NOE_NE)}$	XMC_NE低至XMC_NOE低有效时间	$3t_{HCLK} - 0.5$	$3t_{HCLK} + 1.5$	ns
$t_{w(NOE)}$	XMC_NOE低时间	$4t_{HCLK} - 1$	$4t_{HCLK} + 2$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	0	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1.5$	$t_{HCLK} + 1.5$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD (地址) 有效保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	0	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 24$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns



图 16. 异步总线复用 PSRAM/NOR 读操作波形


表 39. 异步总线复用的 PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$5t_{HCLK} - 1$	$5t_{HCLK} + 2$	ns
$t_{v(NWE_NE)}$	XMC_NE低至XMC_NWE低有效时间	$2t_{HCLK}$	$2t_{HCLK} + 1$	ns
$t_{w(NWE)}$	XMC_NWE低时间	$2t_{HCLK} - 1$	$2t_{HCLK} + 2$	ns
$t_{h(NE_NWE)}$	XMC_NWE高至XMC_NE高保持时间	$t_{HCLK} - 1$	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1$	$t_{HCLK} + 1$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD (地址) 保持时间	$t_{HCLK} - 3$	-	ns
$t_{h(A_NWE)}$	XMC_NWE高之后的地址保持时间	$4t_{HCLK} + 2.5$	-	ns
$t_{h(UBLB_NWE)}$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 1.5$	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	1.6	ns
$t_{v(Data_NADV)}$	XMC_NADV高至数据有效时间	-	$t_{HCLK} + 1.5$	ns
$t_{h(Data_NWE)}$	XMC_NWE高之后的数据保持时间	$t_{HCLK} - 5$	-	ns

图 17. 异步总线复用 PSRAM/NOR 写操作波形


PSRAM/NOR同步时序和波形

这些表格中的结果是按照下述XMC配置得到:

- BurstAccessMode = XMC_BurstAccessMode_Enable, 使能突发传输模式
- MemoryType = XMC_MemoryType_CRAM, 存储器类型为CRAM
- WriteBurst = XMC_WriteBurst_Enable, 使能突发写操作
- CLKPrescale = 1, (1个存储器周期 = 2个HCLK周期) (译注: CLKPrescale是XMC_BK1TMGx寄存器中的CLKPSC位, 参见AT32F403系列参考手册)
- 使用NOR闪存时, DataLatency = 1; 使用PSRAM时, DataLatency = 0 (注: DataLatency是XMC_BK1TMGx寄存器中的DATLAT位, 参见AT32F403系列参考手册)

表 40. 同步非总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	1.5	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADVL})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 4$	-	ns
$t_d(\text{CLKH-NOEL})$	XMC_CLK高至XMC_NOE低间隔时间	-	$t_{\text{HCLK}} + 1.5$	ns
$t_d(\text{CLKL-NOEH})$	XMC_CLK低至XMC_NOE高间隔时间	$t_{\text{HCLK}} + 1.5$	-	ns
$t_{\text{su}}(\text{DV-CLKH})$	XMC_CLK高之前XMC_D数据有效建立时间	6.5	-	ns
$t_{\text{h}}(\text{CLKH-DV})$	XMC_CLK高之后XMC_D数据有效保持时间	7	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns


图 18. 同步非总线复用 PSRAM/NOR 读操作波形


表 41. 同步非总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADVL})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NWEL})$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_d(\text{CLKL-NWEH})$	XMC_CLK低至XMC_NWE高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_d(\text{CLKL-Data})$	XMC_CLK低之后XMC_D数据间隔时间	-	6	ns
$t_d(\text{CLKL-UBLBH})$	XMC_CLK低至XMC_UB/LB高间隔时间	$t_{\text{HCLK}} + 1.5$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns


图 19. 同步非总线复用 PSRAM 写操作波形


表 42. 同步总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	1.5	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADV})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKH-NOEL})$	XMC_CLK高至XMC_NOE低间隔时间		$t_{\text{HCLK}} + 1$	ns
$t_d(\text{CLKL-NOEH})$	XMC_CLK低至XMC_NOE高间隔时间	$t_{\text{HCLK}} + 0.5$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	0	-	ns
$t_{\text{su}}(\text{ADV-CLKH})$	XMC_CLK高之前XMC_AD有效建立时间	6	-	ns
$t_{\text{h}}(\text{CLKH-ADV})$	XMC_CLK高之后XMC_AD有效保持时间	$t_{\text{HCLK}} - 10$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	8	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	6	-	ns



图 20. 同步总线复用 PSRAM/NOR 读操作波形


表 43. 同步总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADVL})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NWEL})$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_d(\text{CLKL-NWEH})$	XMC_CLK低至XMC_NWE高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	3	-	ns
$t_d(\text{CLKL-Data})$	XMC_CLK低之后XMC_AD间隔时间	-	6	ns
$t_d(\text{CLKL-UBLBH})$	XMC_CLK低至XMC_UB/LB高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns

图 21. 同步总线复用 PSRAM 写操作波形


NAND控制器时序和波形

这些表格中的结果是按照下述XMC配置得到:

- COM.XMC_SetupTime = 0x01; (注: XMC_BKxTMGMEM的STP)
- COM.XMC_WaitSetupTime = 0x03; (注: XMC_BKxTMGMEM的OP)
- COM.XMC_HoldSetupTime = 0x02; (注: XMC_BKxTMGMEM的HLD)
- COM.XMC_HiZSetupTime = 0x01; (注: XMC_BKxTMGMEM的WRSTP)
- ATT.XMC_SetupTime = 0x01; (注: XMC_BKxTMGATT的STP)
- ATT.XMC_WaitSetupTime = 0x03; (注: XMC_BKxTMGATT的OP)
- ATT.XMC_HoldSetupTime = 0x02; (注: XMC_BKxTMGATT的HLD)
- ATT.XMC_HiZSetupTime = 0x01; (注: XMC_BKxTMGATT的WRSTP)
- Bank = XMC_Bank_NAND;
- MemoryDataWidth = XMC_MemoryDataWidth_16b; (注: 存储器数据宽度 = 16位)
- ECC = XMC_ECC_Enable; (注: 使能ECC计算)
- ECCPageSize = XMC_ECCPageSize_512Bytes; (注: ECC页大小 = 512字节)
- DLYCRSetupTime = 0; (注: XMC_BKxCTRL的DLYCR)
- DLYARSetupTime = 0; (注: XMC_BKxCTRL的DLYAR)

表 44. NAND 闪存读写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{NOE})$	XMC_NOE低时间	$4T_{\text{HCLK}} - 1.5$	$4T_{\text{HCLK}} + 1.5$	ns
$t_{\text{su}}(\text{D-NOE})$	XMC_NOE高之前至XMC_Dx数据有效建立时间	25	-	ns
$t_h(\text{NOE-D})$	XMC_NOE高之后至XMC_Dx数据有效保持时间	14	-	ns
$t_d(\text{ALE-NOE})$	XMC_NOE低之前至XMC_ALE有效间隔时间	-	$3T_{\text{HCLK}} + 2$	ns
$t_h(\text{NOE-ALE})$	XMC_NOE高至XMC_ALE无效保持时间	$3T_{\text{HCLK}} + 4.5$	-	ns
$t_w(\text{NWE})$	XMC_NWE低时间	$4T_{\text{HCLK}} - 1$	$4T_{\text{HCLK}} + 2.5$	ns
$t_v(\text{NWE-D})$	XMC_NWE低至XMC_Dx数据有效时间	-	0	ns
$t_h(\text{NWE-D})$	XMC_NWE高至XMC_Dx数据无效保持时间	$10T_{\text{HCLK}} + 4$	-	ns
$t_d(\text{D-NWE})$	XMC_NWE高之前至XMC_Dx数据有效间隔时间	$6T_{\text{HCLK}} + 12$	-	ns
$t_d(\text{ALE-NWE})$	XMC_NWE低之前至XMC_ALE有效间隔时间	-	$3T_{\text{HCLK}} + 1.5$	ns
$t_h(\text{NWE-ALE})$	XMC_NWE高至XMC_ALE无效保持时间	$3T_{\text{HCLK}} + 4.5$	-	ns





图 22. NAND 控制器读操作波形

图 23. NAND 控制器写操作波形

图 24. NAND 控制器在通用存储空间的读操作波形


图 25. NAND 控制器在通用存储空间的写操作波形


PC卡/CF卡控制器时序和波形


这些表格中的结果是按照下述XMC配置得到：

- COM.XMC_SetupTime = 0x04；（注：XMC_BKxTMGMEM的STP，x = 2...4）
- COM.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGMEM的OP，x = 2...4）
- COM.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGMEM的HLD，x = 2...4）
- COM.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGMEM的WRSTP，x = 2...4）
- ATT.XMC_SetupTime = 0x04；（注：XMC_BKxTMGATT的STP，x = 2...4）
- ATT.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGATT的OP，x = 2...4）
- ATT.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGATT的HLD，x = 2...4）
- ATT.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGATT的WRSTP，x = 2...4）
- IO.XMC_SetupTime = 0x04；（注：XMC_BKxTMGIO的STP，x = 4）
- IO.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGIO的OP，x = 4）
- IO.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGIO的HLD，x = 4）
- IO.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGIO的WRSTP，x = 4）
- DLYCRSetupTime = 0；（注：XMC_BKxCTRL的DLYCR）
- DLYARSetupTime = 0；（注：XMC_BKxCTRL的DLYAR）

注：关于以上寄存器（XMC_BKxTMGMEMx、XMC_BKxTMGATT、XMC_BKxTMGIO和XMC_BKxCTRL）的说明，详见AT32F403系列参考手册。

表 45. PC 卡/CF 卡读写操作时序

符号	参数	最小值	最大值	单位
$t_v(\text{NCEX-A})$	XMC_NCEX 低至 XMC_Ax 有效时间	-	0	ns
$t_h(\text{NCEX-AI})$	XMC_NCEX 高至 XMC_Ax 无效保持时间	0	-	ns
$t_d(\text{NREG-NCEX})$	XMC_NCEX 低至 XMC_NREG 有效时间	-	2	ns
$t_h(\text{NCEX-NREG})$	XMC_NCEX 高至 XMC_NREG 无效保持时间	$t_{\text{HCLK}} + 4$	-	ns
$t_d(\text{NCEX-NWE})$	XMC_NCEX 低至 XMC_NWE 低间隔时间	-	$5t_{\text{HCLK}} + 1$	ns
$t_d(\text{NCEX-NOE})$	XMC_NCEX 低至 XMC_NOE 低间隔时间	-	$5t_{\text{HCLK}} + 1$	ns
$t_w(\text{NOE})$	XMC_NOE 低时间	$8t_{\text{HCLK}} - 0.5$	$8t_{\text{HCLK}} + 1$	ns
$t_d(\text{NOE-NCEX})$	XMC_NOE 高至 XMC_NCEX 高间隔时间	$5t_{\text{HCLK}} - 0.5$	-	ns
$t_{su}(\text{D-NOE})$	XMC_NOE 高之前 XMC_Dx 数据有效建立时间	32	-	ns
$t_h(\text{NOE-D})$	XMC_NOE 高之后 XMC_Dx 数据无效保持时间	t_{HCLK}	-	ns
$t_w(\text{NWE})$	XMC_NWE 低时间	$8t_{\text{HCLK}} - 1$	$8t_{\text{HCLK}} + 4$	ns
$t_d(\text{NWE-NCEX})$	XMC_NWE 高至 XMC_NCEX 高间隔时间	$5t_{\text{HCLK}} + 1.5$	-	ns
$t_d(\text{NCEX-NWE})$	XMC_NCEX 低至 XMC_NWE 低间隔时间	-	$5t_{\text{HCLK}} + 1$	ns
$t_v(\text{NWE-D})$	XMC_NWE 低至 XMC_Dx 有效时间	-	0	ns
$t_h(\text{NWE-D})$	XMC_NWE 高至 XMC_Dx 无效保持时间	$11t_{\text{HCLK}}$	-	ns
$t_d(\text{D-NWE})$	XMC_NWE 高之前 XMC_Dx 有效间隔时间	$13t_{\text{HCLK}} + 2.5$	-	ns
$t_w(\text{NIOWR})$	XMC_NIOWR 低时间	$8t_{\text{HCLK}}$	-	ns
$t_v(\text{NIOWR-D})$	XMC_NIOWR 低至 XMC_Dx 有效时间	-	$5t_{\text{HCLK}} - 4$	ns
$t_h(\text{NIOWR-D})$	XMC_NIOWR 高至 XMC_Dx 无效保持时间	$11t_{\text{HCLK}}$	-	ns
$t_d(\text{NCEX-NIOWR})$	XMC_NCEX 低至 XMC_NIOWR 有效间隔时间			
$t_h(\text{NCEX-NIOWR})$	XMC_NCEX 高至 XMC_NIOWR 无效保持时间	$5t_{\text{HCLK}} - 7$	-	ns
$t_d(\text{NIORD-NCEX})$	XMC_NCEX 低至 XMC_NIORD 有效间隔时间	-	$5t_{\text{HCLK}} + 1$	ns
$t_h(\text{NCEX-NIORD})$	XMC_NCEX 高至 XMC_NIORD 无效保持时间	$5t_{\text{HCLK}} - 0.5$	-	ns
$t_w(\text{NIORD})$	XMC_NIORD 低时间	$8t_{\text{HCLK}}$	-	ns
$t_{su}(\text{D-NIORD})$	XMC_NIORD 高之前 XMC_Dx 有效建立时间	28	-	ns
$t_d(\text{NIORD-D})$	XMC_NIORD 高之后 XMC_Dx 有效间隔时间	3	-	ns

图 26. 通用存储空间读操作的 PC 卡/CF 卡控制器波形


(1) XMC_NCE4_2保持低（8位操作时为无效状态）。






图 27. 通用存储空间写操作的 PC 卡/CF 卡控制器波形


图 28. 属性存储空间读操作的 PC 卡/CF 卡控制器波形


(1) 只使用数据位0~7（数据位8~15被丢弃）。

图 29. 属性存储空间写操作的 PC 卡/CF 卡控制器波形


(1) 只输出数据位0~7（数据位8~15保持为高阻）。

图 30. I/O 空间读操作的 PC 卡/CF 卡控制器波形

图 31. I/O 空间写操作的 PC 卡/CF 卡控制器波形


5.3.14 TMR 定时器特性

下表列出的参数由设计保证。

表 46. TMR 定时器特性

符号	参数	条件	最小值	最大值	单位
t _{res} (TMR)	定时器分辨时间	-	1	-	t _{TMRxCLK}
		f _{TMRxCLK} = 200 MHz	5	-	ns
f _{EXT}	CH1至CH4的定时器外部时钟频率	-	0	f _{TMRxCLK} /2	MHz

5.3.15 SPI / SPIM / I²S 接口特性

表47列出SPI和SPIM参数和表48列出I²S参数。

表 47. SPI 特性

符号	参数	条件	最小值	最大值	单位
f _{SCK} (1/t _c (SCK)) ⁽¹⁾	SPI时钟频率 ⁽²⁾⁽³⁾	SPI1~4主模式	-	36	MHz
		SPI1~4从模式	-	32	
		SPIM	-	60	
t _{su} (CS) ⁽¹⁾	CS建立时间	从模式	4t _{PCLK}	-	ns
t _h (CS) ⁽¹⁾	CS保持时间	从模式	2t _{PCLK}	-	ns
t _w (SCKH) ⁽¹⁾ t _w (SCKL) ⁽¹⁾	SCK高和低的时间	主模式, f _{PCLK} = 100 MHz, 预分频系数 = 4	15	25	ns
t _{su} (MI) ⁽¹⁾	数据输入建立时间	主模式	5	-	ns
t _{su} (SI) ⁽¹⁾		从模式	5	-	
t _h (MI) ⁽¹⁾	数据输入保持时间	主模式	5	-	ns
t _h (SI) ⁽¹⁾		从模式	4	-	
t _a (SO) ⁽¹⁾⁽⁴⁾	数据输出访问时间	从模式, f _{PCLK} = 20 MHz	0	3t _{PCLK}	ns
t _{dis} (SO) ⁽¹⁾⁽⁵⁾	数据输出禁止时间	从模式	2	10	ns
t _v (SO) ⁽¹⁾	数据输出有效时间	从模式 (使能边沿之后)	-	25	ns
t _v (MO) ⁽¹⁾	数据输出有效时间	主模式 (使能边沿之后)	-	5	ns
t _h (SO) ⁽¹⁾	数据输出保持时间	从模式 (使能边沿之后)	15	-	ns
t _h (MO) ⁽¹⁾		主模式 (使能边沿之后)	2	-	

(1) 由综合评估得出，不在生产中测试。

(2) 从模式最大时钟频率不得超过f_{PCLK}/2。

(3) 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案，可以联系本地的雅特力销售处寻求技术支持。

(4) 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。

(5) 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。





图 32. SPI 时序图 - 从模式和 CPHA = 0

图 33. SPI 时序图 - 从模式和 CPHA = 1

图 34. SPI 时序图 - 主模式


表 48. I²S 特性


符号	参数	条件	最小值	最大值	单位
$t_r(\text{CK})$ $t_f(\text{CK})$	I ² S时钟上升和下降时间	负载电容: C = 50 pF	-	8	ns
$t_v(\text{WS})^{(1)}$	WS有效时间	主模式	3	-	
$t_h(\text{WS})^{(1)}$	WS保持时间	主模式	2	-	
$t_{su}(\text{WS})^{(1)}$	WS建立时间	从模式	4	-	
$t_h(\text{WS})^{(1)}$	WS保持时间	从模式	0	-	
$t_{su}(\text{SD_MR})^{(1)}$	数据输入建立时间	主接收器	6.5	-	
$t_{su}(\text{SD_SR})^{(1)}$		从接收器	1.5	-	
$t_h(\text{SD_MR})^{(1)(2)}$	数据输入保持时间	主接收器	0	-	
$t_h(\text{SD_SR})^{(1)(2)}$		从接收器	0.5	-	
$t_v(\text{SD_ST})^{(1)(2)}$	数据输出有效时间	从发送器 (使能边沿之后)	-	18	
$t_h(\text{SD_ST})^{(1)}$	数据输出保持时间	从发送器 (使能边沿之后)	11	-	
$t_v(\text{SD_MT})^{(1)(2)}$	数据输出有效时间	主发送器 (使能边沿之后)	-	3	
$t_h(\text{SD_MT})^{(1)}$	数据输出保持时间	主发送器 (使能边沿之后)	0	-	

(1) 由设计模拟和/或综合评估得出, 不在生产中测试。

(2) 依赖于 f_{PCLK} 。例如, 如果 $f_{\text{PCLK}} = 8 \text{ MHz}$, 则 $t_{\text{PCLK}} = 1/f_{\text{PCLK}} = 125 \text{ ns}$ 。

图 35. I²S 从模式时序图 (Philips 协议)


(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

图 36. I²S 主模式时序图 (Philips 协议)


(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

5.3.16 I²C 接口特性

SDA和SCL GPIO要求的满足有以下限制：SDA和SCL不是“真”开漏的引脚，当配置为开漏输出时，在引出脚和V_{DD}之间的PMOS管被关闭，但仍然存在。

I²C总线接口支持标准模式（最高100 kHz）、快速模式（最高400 kHz）。I²C总线频率可以最高增加到1 MHz。想要获得更完整详细的解决方案，可以联系本地的雅特力销售处寻求技术支持。

5.3.17 SDIO 接口特性

图 37. SDIO 高速模式




图 38. SD 默认模式




表 49. SD/MMC 接口特性

符号	参数	条件	最小值	最大值	单位
f_{PP}	数据传输模式下的时钟频率	-	0	48	MHz
$t_{W(CKL)}$	时钟低时间	-	32	-	ns
$t_{W(CKH)}$	时钟高时间	-	30	-	
t_r	时钟上升时间	-	-	4	
t_f	时钟下降时间	-	-	5	
CMD、D输入（参照CK）					
t_{ISU}	时钟建立时间	-	2	-	ns
t_{IH}	时钟保持时间	-	0	-	
在MMC和SD高速模式CMD、D输出（参照CK）					
t_{OV}	输出有效时间	-	-	6	ns
t_{OH}	输出保持时间	-	0	-	
在SD默认模式CMD、D输出（参照CK）					
t_{OVD}	输出有效默认时间	-	-	7	ns
t_{OHD}	输出保持默认时间	-	0.5	-	

5.3.18 USBFS 接口特性

表 50. USBFS 启动时间

符号	参数	最大值	单位
$t_{STARTUP}^{(1)}$	USBFS收发器启动时间	1	μs

(1) 由设计保证，不在生产中测试。

表 51. USBFS 直流特性


符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
输入电平	V_{DD}	USBFS操作电压	-	3.0 ⁽²⁾	3.6	V
	$V_{DI}^{(3)}$	差分输入灵敏度	I (USBFS_D+/D-)	0.2	-	V
	$V_{CM}^{(3)}$	差分共模范围	包含 V_{DI} 范围	0.8	2.5	
	$V_{SE}^{(3)}$	单端接收器阈值	-	1.3	2.0	
输出电平	V_{OL}	静态输出低电平	1.24 k Ω 的 R_L 接至3.6 V ⁽⁴⁾	-	0.3	V
	V_{OH}	静态输出高电平	15 k Ω 的 R_L 接至 V_{SS} ⁽⁴⁾	2.8	3.6	
R_{PU}	USBFS_D+内部上拉电阻	$V_{IN} = V_{SS}$	0.97	1.24	1.58	k Ω

(1) 所有的电压测量都是以设备端地线为准。

(2) AT32F403系列的正确USB功能可以在2.7 V得到保证，而不是全部的电气特性在2.7~3.0 V电压范围下降级。

(3) 由综合评估保证，不在生产中测试。

(4) R_L 是连接到USB驱动器上的负载。

图 39. USBFS 时序：数据信号上升和下降时间定义

表 52. USBFS 电气特性

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
t_r	上升时间 ⁽²⁾	$C_L \leq 50 \text{ pF}$	4	20	ns
t_f	下降时间 ⁽²⁾	$C_L \leq 50 \text{ pF}$	4	20	ns
t_{rfm}	上升下降时间匹配	t_r/t_f	90	110	%
V_{CRS}	输出信号交叉电压	-	1.3	2.0	V

(1) 由设计保证，不在生产中测试。

(2) 测量数据信号从10%至90%。更多详细信息，参见USB规范第7章（2.0版）。

5.3.19 12 位 ADC 特性

除非特别说明，下表的参数是使用符合表12的条件的环境温度， f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注：建议在每次上电时执行一次校准。

表 53. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	-	2.6	-	3.6	V
V_{REF+}	正参考电压	-	2.6	-	V_{DDA}	V
I_{DDA}	在 V_{DDA} 输入脚上的电流	-	-	520 ⁽¹⁾	600	μA
I_{VREF+}	在 V_{REF+} 输入脚上的电流	-	-	280 ⁽¹⁾	350	μA
f_{ADC}	ADC时钟频率	-	0.6	-	28	MHz
$f_s^{(2)}$	采样速率	-	0.05	-	2	MHz
$f_{TRIG}^{(2)}$	外部触发频率	$f_{ADC} = 28 \text{ MHz}$	-	-	1.65	MHz
		-	-	-	17	$1/f_{ADC}$
V_{AIN}	转换电压范围 ⁽³⁾	-	0 (V_{SSA} 或 V_{REF-} 连接到地)		V_{REF+}	V
$R_{AIN}^{(2)}$	外部输入阻抗	-	参见表54和表55			Ω
$C_{ADC}^{(2)}$	内部采样和保持电容	-	-	15	-	pF
$t_{CAL}^{(2)}$	校准时间	$f_{ADC} = 28 \text{ MHz}$	11.1			μs
		-	312			$1/f_{ADC}$
$t_{lat}^{(2)}$	注入触发转换时延	$f_{ADC} = 28 \text{ MHz}$	-	-	107	ns
		-	-	-	3 ⁽³⁾	$1/f_{ADC}$
$t_{latr}^{(2)}$	常规触发转换时延	$f_{ADC} = 28 \text{ MHz}$	-	-	71.4	μs
		-	-	-	2 ⁽³⁾	$1/f_{ADC}$
$t_s^{(2)}$	采样时间	$f_{ADC} = 28 \text{ MHz}$	0.053	-	8.55	μs
		-	1.5	-	239.5	$1/f_{ADC}$
$t_{STAB}^{(2)}$	上电时间	-	42			$1/f_{ADC}$
$t_{CONV}^{(2)}$	总转换时间(包括采样时间)	$f_{ADC} = 28 \text{ MHz}$	0.5	-	9	μs
		-	14~252(采样 t_s + 逐步逼近12.5)			$1/f_{ADC}$

(1) 由综合评估保证，不在生产中测试。

(2) 由设计保证，不在生产中测试。

(3) 对于外部触发，必须在表53列出的时延中加上一个延迟 $1/f_{PCLK2}$ 。

表54和表55决定最大的外部阻抗，使得误差可以小于1/4 LSB。

表 54. $f_{ADC} = 14 \text{ MHz}$ 时的最大 R_{AIN}

T_s (周期)	t_s (μs)	最大 R_{AIN} ($\text{k}\Omega$) ⁽¹⁾
1.5	0.11	0.2
7.5	0.54	1.0
13.5	0.96	2.0
28.5	2.04	4.2
41.5	2.96	6.0
55.5	3.96	8.5
71.5	5.11	11
239.5	17.11	32

(1) 由设计保证。

表 55. $f_{ADC} = 28 \text{ MHz}$ 时的最大 R_{AIN}

T_s (周期)	t_s (μs)	最大 R_{AIN} ($\text{k}\Omega$) ⁽¹⁾
1.5	0.05	0.1
7.5	0.27	0.4
13.5	0.48	0.9
28.5	1.02	2.1
41.5	1.48	3.0
55.5	1.98	4.0
71.5	2.55	5.0
239.5	8.55	19

(1) 由设计保证。

表 56. ADC 精度⁽¹⁾

符号	参数	测试条件	典型值 ⁽²⁾	最大值 ⁽²⁾	单位
ET	综合误差	$f_{ADC} = 56 \text{ MHz}$, $R_{AIN} < 10 \text{ k}\Omega$, $V_{DDA} = 3.0\sim 3.6 \text{ V}$, $T_A = 25 \text{ }^\circ\text{C}$, $V_{REF+} = V_{DDA}$, 测量是在 ADC 校准之后进行的	± 2	± 3	LSB
EO	偏移误差		± 0.8	± 1.5	
EG	增益误差		± 0.5	± 1.5	
ED	微分线性误差		$+1.5/-0.5$	$+2/-1$	
EL	积分线性误差		± 1.8	± 2.5	
ET	综合误差	$f_{ADC} = 56 \text{ MHz}$, $R_{AIN} < 10 \text{ k}\Omega$, $V_{DDA} = 2.6\sim 3.6 \text{ V}$, 测量是在 ADC 校准之后进行的	± 2.5	± 4	LSB
EO	偏移误差		± 1	± 1.5	
EG	增益误差		± 1	± 1.5	
ED	微分线性误差		$+2/-0.5$	$+3/-1$	
EL	积分线性误差		± 2	± 3.5	

(1) ADC的直流精度数值是在经过内部校准后测量的。

(2) 由综合评估保证，不在生产中测试。



图 40. ADC 精度特性


图 41. 使用 ADC 典型的连接图



- (1) 有关 R_{AIN} 和 C_{ADC} 的数值，参见表53。
- (2) $C_{parasitic}$ 表示PCB（与焊接和PCB布局质量相关）与焊盘上的寄生电容（大约7 pF）。较大的 $C_{parasitic}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。


PCB设计建议

电源的去耦必须按照图42连接。图中的100 nF电容必须是瓷介电容（好的质量），它们应该尽可能地靠近MCU芯片。

若在使能HEXT并且使用ADC3_IN4~8或ADC123_IN10~13任一通道的条件下，请遵照以下PCB设计建议以隔绝HEXT高频振荡对其邻近ADC输入信号之干扰。

- ADC_IN信号与HEXT信号使用不同PCB层走线
- ADC_IN信号走线避免与HEXT信号走线平行

图 42. 供电电源和参考电源去耦线路（ V_{REF+} 未与 V_{DDA} 相连）



5.3.20 内部参照电压 (V_{INTRV}) 特性

表 57. 内置参照电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{INTRV}	内部参照电压	-	1.16	1.20	1.24	V
$T_{Coeff}^{(1)}$	温度系数	-	-	50	100	ppm/°C
T_{S_VINTRV}	当读出内部参照电压时, ADC的采样时间	-	5	-	-	μs

(1) 由设计保证, 不在生产中测试。

5.3.21 温度传感器 (V_{TS}) 特性

表 58. 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{TS} 相对于温度的线性度	-	-	±5	°C
$Avg_Slope^{(1)(2)}$	平均斜率	-4.06	-4.23	-4.39	mV/°C
$V_{25}^{(1)(2)}$	在25 °C时的电压	1.16	1.26	1.36	V
$t_{START}^{(3)}$	建立时间	-	-	100	μs
$T_{S_temp}^{(3)}$	当读取温度时, ADC采样时间	5	-	-	μs

(1) 由综合评估保证, 不在生产中测试。

(2) 温度传感器输出电压随温度线性变化, 由于生产过程的变化, 温度变化曲线的偏移在不同芯片上会有不同 (最多相差50°C)。内部温度传感器更适合于检测温度的变化, 而不是测量绝对的温度。如果需要测量精确的温度, 应该使用一个外置的温度传感器。

(3) 由设计保证, 不在生产中测试。

利用下列公式得出温度:


$$\text{温度}(\text{°C}) = \{(V_{25} - V_{TS}) / Avg_Slope\} + 25$$

这里:

$V_{25} = V_{TS}$ 在25 °C时的数值

Avg_Slope = 温度与 V_{TS} 曲线的平均斜率 (单位为mV/°C)

图 43. V_{TS} 对温度理想曲线图



5.3.22 12 位 DAC 特性
表 59. DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	模拟供电电压	-	2.6	-	3.6	V
V _{REF+}	参考电压	-	2.6	-	3.6	V
V _{SSA}	地线	-	0	-	0	V
R _O ⁽²⁾	缓冲器关闭时的输出阻抗	-	-	13.2	16	kΩ
C _{LOAD} ⁽¹⁾	负载电容（缓冲器打开时）	-	-	-	50	pF
DAC_OUT ⁽¹⁾	缓冲器打开时低端的 DAC_OUT 电压	-	0.2	-	-	V
	缓冲器打开时高端的 DAC_OUT 电压	-	-	-	V _{REF+} - 0.2	V
	缓冲器关闭时低端的 DAC_OUT 电压	-	-	1.5	2.5	mV
	缓冲器关闭时高端的 DAC_OUT 电压	-	-	-	V _{REF+} - 1.5 mV	V
I _{DDA}	在静止模式 DAC 直流消耗	无负载, 当 V _{REF+} = 3.6 V 时	-	320	350	μA
I _{VREF+}	在静止模式 DAC 直流消耗	无负载, 当 V _{REF+} = 3.6 V 时	-	520	700	μA
DNL ⁽²⁾	非线性失真	-	-	±0.5	±1	LSB
INL ⁽²⁾	非线性积累（在代码 i 时测量的数值与代码 DAC_OUT 大和代码 DAC_OUT 小之间的连线间的偏差）	-	-	±1	±2.5	LSB
偏移误差 ⁽²⁾	偏移误差（代码 0x800 时测量的数值与理想数值 V _{REF+} /2 之间的偏差）	-	-	±6	±18	mV
		-	-	±5	±20	LSB
增益误差 ⁽²⁾	增益误差	-	-	±0.1	±0.2	%
t _{SETTLING}	设置时间	C _{LOAD} ≤ 50 pF	-	1.5	4	μs
更新速率	当输入代码为较小变化时（从数值 i 变到 i+1 LSB），得到正确 DAC_OUT 的频率	C _{LOAD} ≤ 50 pF	-	-	1	MSPS
t _{WAKEUP}	从关闭状态唤醒的时间（设置 DAC 控制寄存器中的 EN 位）	C _{LOAD} ≤ 50 pF	-	1.2	4	μs

(1) 由设计保证，不在生产中测试。

(2) 由综合评估保证，不在生产中测试。

6 封装数据

6.1 LQFP144 封装

图 44. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图





表 60. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	-	0.26
b1	0.17	0.20	0.23
c	0.13	-	0.17
c1	0.12	0.13	0.14
D	21.80	22.00	22.20
D1	19.90	20.00	20.10
E	21.80	22.00	22.20
E1	19.90	20.00	20.10
e	0.50 BSC.		
L	0.45	0.60	0.75
L1	1.00 REF.		
θ	0°	3.5°	7°

6.2 封装丝印

图 45. 丝印示意图



(1) 未按比例绘制。

6.3 热特性

表 61. 封装的热特性

符号	参数	数值	单位
Θ_{JA}	结到环境的热阻抗—LQFP144 – 20 x 20 mm/0.5 mm 间距	49.7	°C/W

7 型号说明

表 62. AT32F403 系列订货代码信息图示


关于更多的选项列表（速度、封装等）和其他相关信息，请与您本地的雅特力销售处联络。

8 文档版本历史

表 63. 文档版本历史

日期	版本	变更
2018.3.19	1.00	最初版本
2018.6.16	1.01	<ol style="list-style-type: none"> 1. 新增 表3说明启动加载程序(Bootloader)的型号支持和管脚配置 2. 新增 图12说明HSI振荡器精度与温度的对比 3. 补充说明使能HSE时ADC_IN的PCB设计建议
2018.8.10	1.02	<ol style="list-style-type: none"> 1 修改 表10中V_{ESD}(HBM)和 表11值 2 新增 表51 USBFS1_D+上拉电阻值
2019.1.18	1.03	<ol style="list-style-type: none"> 1. 修改HSE振荡器最高频率为25 MHz 2 修改 表57温度系数最大值 3 删除 表53 R_{ADC}参数；新增 表54和 表55 4 修改 表58温度线性度和建立时间最大值；新增注脚(2)使用注意事项
2019.4.16	1.04	变更MDEx[1:0]的描述
2019.8.6	1.05	表2 新增封装尺寸说明
2020.2.18	1.06	修正 表5 中PA7, PB10, PB11, PB8和PB9中复用功能的优先顺序
2022.2.14	2.00	<ol style="list-style-type: none"> 1. 修改全文章节顺序和描述 2. 删除AT32F403ZxT6以外型号，这些型号不建议在新的设计上使用，推荐使用AT32F403A系列或其它适合产品

重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品：（A）对安全性有特别要求的应用，如：生命支持、主动植入设备或对产品功能安全有要求的系统；（B）航空应用；（C）汽车应用或汽车环境；（D）航天应用或航天环境，且/或（E）武器。因雅特力产品不是为前述应用设计的，而采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险由购买者单独承担，并且独力负责在此类相关使用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证失效，并且不应以任何形式造成或扩大雅特力的任何责任。